fpgadsp相關(guān)ppt課件-文庫吧資料
2025-05-11 12:14本頁面
【正文】 FPGA寫雙口和發(fā)送中斷的時(shí)序， FPGA是 27M時(shí)鐘寫雙口， DSP用 100M讀數(shù)據(jù)，必須保證讀寫的匹配問題，即：要確保 DSP讀最后一個(gè)字節(jié)的數(shù)據(jù)前， FPGA已經(jīng)將數(shù)據(jù)寫完。 DSP處理數(shù)據(jù)，都是先把 CE空間里的數(shù)據(jù)搬運(yùn)到其內(nèi)部 RAM后，在內(nèi)部 RAM中進(jìn)行處理，發(fā)送時(shí)再將處理完的數(shù)據(jù)搬運(yùn)到相應(yīng)的 CE空間地址。 ? 中斷 DSP有 4個(gè)中斷管腳，上升沿觸發(fā)， FPGA控 制中斷發(fā)送時(shí)序，通知 DSP讀寫此 地址空間 。對每種方式又都有 同步 和 異步 之分。 如何與 DSP通信？ (EMIF口 ) 圖 DSP 內(nèi) 部 結(jié) 構(gòu) 圖 External Memory Interface ? 1. 時(shí)鐘 ? 2. 數(shù)據(jù)總線 ? 3. 地址總線 ? 4. 片選和使能 *EMIF*
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1