【正文】 C LV inMM NP??LDDLDDLffLDDLCCVCCVCVVCCVC/1)(111?????? 預(yù)充 求值的動(dòng)態(tài) CMOS電路 ? (3) 預(yù)充 求值動(dòng)態(tài)電路的級(jí)聯(lián) ? 富 NMOS與富 NMOS(或富 PMOS與富 PMOS)電路之間 不能 直接級(jí)聯(lián) ！ ? 假設(shè) A=B=1， C=0，應(yīng)得 V1=0，V2=VDD。 北京大學(xué)微電子學(xué)系 賈嵩 2022 99 100 動(dòng)態(tài)電路特性 ? 邏輯功能由 NMOS下拉網(wǎng)絡(luò)實(shí)現(xiàn) ? 扇入為 N的電路需要晶體管數(shù)目 N + 2 (對照互補(bǔ) CMOS 2N 個(gè) ) ? 輸出全擺幅信號(hào) (VOL = GND and VOH = VDD) ? 無比邏輯 ? 速度快 ? 輸入電容小 (Cin)，每個(gè)輸入只連接一個(gè) NMOS ? 輸出電容小，只有 NMOS和一個(gè) PMOS的漏區(qū)電容 Out Clk Clk A B C Mp Me 101 動(dòng)態(tài)電路的輸出節(jié)點(diǎn) ? 一旦輸出節(jié)點(diǎn)放電，就無法恢復(fù)，只有等到下一個(gè)預(yù)充階段 ? 求值階段，輸入最多只能變化一次 ? 求值階段，輸出節(jié)點(diǎn)如果沒有被下拉通路放電，則處于高阻態(tài)，電路狀態(tài)由電容上存儲(chǔ)的電荷決定 Out Clk Clk A B C Mp Me ((AB)+C) 預(yù)充 求值的動(dòng)態(tài) CMOS電路 ? (2) 電荷分享問題 ? X節(jié)點(diǎn)存在寄生電容 CX。 北京大學(xué)微電子學(xué)系 賈嵩 2022 98 預(yù)充 求值的動(dòng)態(tài) CMOS電路 ? (1) 預(yù)充 求值動(dòng)態(tài)電路 ? 動(dòng)態(tài)電路的優(yōu)點(diǎn)： ? 無比電路； ? 減小面積、提高速度。 ? PDN導(dǎo)通時(shí)，將 CL放電至 GND； ? PDN關(guān)閉時(shí)， CL保持預(yù)充的高電平。 北京大學(xué)微電子學(xué)系 賈嵩 2022 94 動(dòng)態(tài) CMOS邏輯電路 ? 預(yù)充 求值的動(dòng)態(tài) CMOS電路 ? 多米諾 CMOS電路 ? 時(shí)鐘同步 CMOS電路 北京大學(xué)微電子學(xué)系 賈嵩 2022 95 預(yù)充 求值的動(dòng)態(tài) CMOS電路 ? (1) 預(yù)充 求值動(dòng)態(tài)電路的構(gòu)成 ? 以 2輸入與非門為例 ? 下拉網(wǎng)絡(luò)： ? 邏輯塊 (M1和 M2) ? 增加 MN ? 上拉網(wǎng)絡(luò)： ? MP ? MN和 MP受同一時(shí)鐘控制， PUN和 PDN不會(huì)同時(shí)導(dǎo)通。 ? 動(dòng)態(tài)邏輯電路利用電容的存儲(chǔ)效應(yīng)來保存信息，即使輸入信號(hào)不存在，輸出狀態(tài)也可以在一定程度上保持。 北京大學(xué)微電子學(xué)系 賈嵩 2022 92 93 傳輸門邏輯形式 ? 文獻(xiàn)報(bào)道了很多種基于傳輸門的邏輯形式 動(dòng)態(tài) CMOS邏輯電路 ? 靜態(tài)邏輯電路靠穩(wěn)定的輸入信號(hào)使 MOS管保持導(dǎo)通或截止，從而維持穩(wěn)定的輸出狀態(tài)。 ? 輸入、輸出對調(diào) 即得 逆多路器 。 北京大學(xué)微電子學(xué)系 賈嵩 2022 91 傳輸門陣列邏輯 ? 四選一多路器 (MUX)、 逆多路器 (DEMUX) ? 柵極接控制信號(hào)， 4路輸入接待 選的 4個(gè)數(shù)據(jù) 。 3 2 1 0Y A B C A B C A B C A B C? ? ? ?北京大學(xué)微電子學(xué)系 賈嵩 2022 90 傳輸門陣列邏輯 ? 多功能發(fā)生器 (多功能塊 ) ? 為了獲得更好的性能，采用 CMOS傳輸門 。 兩輸入或門 兩輸入與門 北京大學(xué)微電子學(xué)系 賈嵩 2022 82 83 用傳輸門實(shí)現(xiàn)組合邏輯 用傳輸門實(shí)現(xiàn) 2輸入或門的電路 問題：為什么 M1不用 CMOS傳輸門 84 傳輸門組合邏輯 傳輸門結(jié)構(gòu) A BYVDD= A + BMMMM N1N2P2P1互補(bǔ) CMOS結(jié)構(gòu) ? 傳輸門結(jié)構(gòu)靈活，可以用較少的器件實(shí)現(xiàn)邏輯功能 ? 傳輸門級(jí)聯(lián)，速度平方退化 ? 實(shí)際的傳輸門電路一般需要輸入 /輸出端加反相器 ? 傳輸門結(jié)構(gòu) 與或邏輯 一般不如互補(bǔ) CMOS結(jié)構(gòu)高效 85 異或門 ? 傳輸門結(jié)構(gòu)靈活，可以用較少的器件實(shí)現(xiàn)邏輯功能 ? 傳輸門實(shí)現(xiàn)異或等復(fù)雜邏輯門結(jié)構(gòu)效率較高 ? NMOS和 CMOS結(jié)構(gòu) V DDAB Y 用傳輸門實(shí)現(xiàn)組合邏輯 ? (2) “異或” ? 用 2個(gè) NMOS可實(shí)現(xiàn) ? 為避免閾值損失，用 CMOS傳輸門代替 NMOS傳輸管。 ? 一個(gè) NMOS傳輸門實(shí)現(xiàn) 2變量“與”： ? 同樣，一個(gè) PMOS傳輸門實(shí)現(xiàn) 2變量“與”： Y A B A X??Y A B A X??北京大學(xué)微電子學(xué)系 賈嵩 2022 80 傳輸門的基本特性 ? (2) 傳輸門的邏輯特點(diǎn) ? 兩傳輸門串聯(lián)： ? 兩傳輸門并聯(lián)： ? 如取 ，可避免不確定狀態(tài)： Y A B C A B X??Y AB C A B D A B X A B X? ? ? ? ?BA?Y A C A D??北京大學(xué)微電子學(xué)系 賈嵩 2022 81 用傳輸門實(shí)現(xiàn)組合邏輯 ? (1) “與”、“或” ? 兩輸入或門： ? 傳 輸 高電平 是 通過 M1或 TG； ? 傳 輸 低電平是通過 TG； ? 均無閾值損失。 ? VC=VDD時(shí)， NMOS和 PMOS都導(dǎo)通， CMOS傳輸門導(dǎo)通 ； ? VC=0時(shí)， NMOS和 PMOS都 截止 ， CMOS傳輸門 關(guān)斷。 源 漏 ? ? ? ?22N c T N c T N outD N inI K V V V V V V??? ? ? ? ? ???北京大學(xué)微電子學(xué)系 賈嵩 2022 63 64 NMOS傳輸門傳輸?shù)碗娖教匦? C LV cV outV in漏端 (G) (s) (D) Hints:器件先處于飽和區(qū)，后處于線性區(qū) （類似于 CMOS反相器中 的 NMOS管） Vin=0, Vc=VDD 65 NMOS傳輸?shù)碗娖? 21 )( TNDDNDN VVKI ??? 輸出電壓：沒有閾值損失 ? 先工作在飽和區(qū)，后進(jìn)入線形區(qū) ? 沒有襯偏效應(yīng) ? 高效傳輸?shù)碗娖? （電平質(zhì)量好，充電電流大） C LV cV outV inVin=0,Vc=VDD， Vout＝ 0 outTNDDNDN VVVKI )(22 ??66 NMOS傳輸門等效電阻 C LV cV outV in4 VT3 VT2 VTVTVD SID9 I04 I0I0VG S= 4 VTVG S= 3 VTVG S= 2 VTVD D= 4 VT? 估算 NMOS傳輸門等效電阻 ? 傳輸?shù)碗娖剑ㄉ铑伾c(diǎn)），傳輸高電平（淺顏色點(diǎn)） ? 分別求出平均電阻 ? 傳輸高電平等效電阻約為低電平 2－ 3倍 67 NMOS傳輸高電平和低電平 ? 由于工作狀態(tài)不同，以及襯偏效應(yīng)的影響 ? NMOS傳輸高電平過程的 等效電阻 近似為傳輸?shù)碗娖綍r(shí)的 23倍 C LVcV outV in68 PMOS傳輸門傳輸特性 C LV cV outV in漏端 (G) (s) (D) 傳輸 高 電平情況 傳輸 低 電平情況 器件先處于飽和區(qū)， 后處于線性區(qū) 器件始終處于飽和區(qū) , 直到截止 69 NMOS/PMOS傳輸門： RC延遲 ? 沿用反相器部分的分析模型，寬度為 W的 PMOS導(dǎo)電因子為 K，等效電阻為 R0，漏電容為 C0，并有遷移率 2倍近似 ? 如果負(fù)載電容只有傳輸管的漏電容，則寬度為 W的 NMOS的 傳輸延遲 ： 0021CRt p H L ?C LV cV outV in00CRt p L H ?70 傳輸管（ NMOS/PMOS傳輸門） ? 結(jié)構(gòu)簡單 ? 有閾值損失 ? NMOS高效傳輸?shù)碗娖?，低效傳輸高電? ? PMOS載流子遷移率小， NMOS傳輸門應(yīng)用更多 C LV cV outV inC LVVVcin o u t 傳輸門的基本特性 ? (1) 傳輸門的傳輸特性 ? CMOS傳輸門： 利用了 NMOS管和 PMOS管的各自優(yōu)勢，實(shí)現(xiàn)了無損失的電平傳輸。 ? ? 2D N N D D T N O U TI K V V V? ? ?源 漏 北京大學(xué)微電子學(xué)系 賈嵩 2022 61 62 NMOS傳輸高電平 2)(o u tTNDDNDN VVVKI ???? 輸出電壓：有閾值損失 ? 工作在飽和區(qū)，但是電流不恒定 ? 襯偏效應(yīng) ? 增加閾值損失 ? 減小電流 ? 低效傳輸高電平 (電平質(zhì)量差，充電電流小 ) )22(0 foutfTNTN VVV ??? ????C LV cV outV inVin=VDD,Vc=VDD， Vout＝ VDD－ Vth 傳輸門的基本特性 ? (1) 傳輸門的傳輸特性 ? NMOS傳輸?shù)碗娖剑? ? 假設(shè) Vin=0， VC=VDD， Vout(0)=VDD， ? NMOS先飽和，后線性， ? Vout=Vin=0時(shí)，流過 NMOS的電流才變?yōu)榱?，無閾值損失。 北京大學(xué)微電子學(xué)系 賈嵩 2022 59 60 NMOS傳輸門傳輸高電平特性 C LV cV outV in源端 (G) (D) (s) Hints: VD=VG, 器件始終處于飽和區(qū) , 直到截止 Vin=VDD,Vc=VDD 傳輸門的基本特性 ? (1) 傳輸門的傳輸特性 ? NMOS傳輸高電平： ? 假設(shè) Vin=VDD， VC=VDD， Vout(0)=0V， ? NMOS始終飽和， ? 當(dāng) Vout=VDD－ VTN時(shí)， NMOS截止，傳輸高電平結(jié)束 —— 閾值損失 。 ? (1) 傳輸門的傳輸特性 ? 以 NMOS傳輸管為例， VC為控制信號(hào)。 A B Cin S Co 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 ? ? ? ?? ?O = =in in in inin inin in in ininS A B C A B C A B C A B CA B A B C A B A B CC A B C A B C A B C A B CA B A B C? ? ? ?? ? ?? ? ? ???北京大學(xué)微電子學(xué)系 賈嵩 2022 49 50 全加器：直接實(shí)現(xiàn) ? 3輸入異或門實(shí)現(xiàn)求和邏輯 ? 與或非門實(shí)現(xiàn)進(jìn)位邏輯 ? 40個(gè)晶體管 ? 利用鏡像結(jié)構(gòu)減少串聯(lián) PMOS數(shù)目 CBAS ???CABCABCo ???北京大學(xué)微電子學(xué)系 賈嵩 2022 51 全加器邏輯對稱性 A B C S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 CBAS ???CABCABCo ???北京大學(xué)微電子學(xué)系 賈嵩 2022 52 全加器：資源復(fù)用 ()S A B C C O ABC? ? ? ? ()C O A B A B C? ? ?? 確定邏輯結(jié)構(gòu) CBAS ???CABCABCo ???北京大學(xué)微電子學(xué)系 賈嵩 2022 53 資源復(fù)用全加器：直接實(shí)現(xiàn) 28 Transistors，多個(gè)串聯(lián) PMOS A BBACiCiAXVDDVDDA BCiBAB VDDABCiCiABA CiBCoVDDS()S A B C C O ABC? ? ? ?()C O A B A B C? ? ?北京大學(xué)微電子