fpga可編程邏輯器ppt課件-文庫吧資料
2025-05-07 23:06本頁面
【正文】 D F1=A+B+C+D L 4 A B A B L 3 A B A B L 3 A B A B A A A A EN EN 三態(tài)輸出緩沖器 輸出恒等于 0的與門 輸出為 1的與門 A A A 輸入緩沖器 編程連接技術(shù) A L B C D L V CC A B C D 熔絲 PLD表示的與門 熔絲工藝的與門原理圖 L=A?B?C L T 1 T 2 T3 T 4 A B C D V CC 連接 連接 連接 斷開 A、 B、 C 中有一個(gè)為 0 A、 B、 C 都為 1 輸出為 0； 輸出為 1?？删幊踢壿嬈骷? 器件為什么可編程 ? 數(shù)學(xué)基礎(chǔ)－－布爾代數(shù) ? 邏輯函數(shù)的表示： ? SOP－－最小項(xiàng)之和 ? POS－－最大項(xiàng)之積 組合電路的 編程實(shí)現(xiàn)方法 基本的可編程器件 與陣列 輸入 或陣列 乘積項(xiàng) 輸出 PLD出現(xiàn)的背景 ? 電路集成度不斷提高 ? SSI?MSI?LSI?VLSI ? 計(jì)算機(jī)技術(shù)的發(fā)展使 EDA技術(shù)得到廣泛應(yīng)用 ? CAD?CAE?EDA ? 設(shè)計(jì)方法的發(fā)展 ? 自下而上 ?自上而下 ? 用戶需要設(shè)計(jì)自己需要的專用電路 ? 專用集成電路（ ASIC－ Application Specific Integrated Circuits）開發(fā)周期長，投入大，風(fēng)險(xiǎn)大 ? 可編程器件 PLD：開發(fā)周期短，投入小，風(fēng)險(xiǎn)小 PLD器件的優(yōu)點(diǎn) ? 集成度高，可以替代多至幾千塊通用 IC芯片 ? 極大減小電路的面積，降低功耗，提高可靠性 ? 具有完善先進(jìn)的開發(fā)工具 ? 提供語言、圖形等設(shè)計(jì)方法，十分靈活 ? 通過仿真工具來驗(yàn)證設(shè)計(jì)的正確性 ? 可以反復(fù)地擦除、編程，方便設(shè)計(jì)的修改和升級 ? 靈活地定義管腳功能，減輕設(shè)計(jì)工作量，縮短系統(tǒng)開發(fā)時(shí)間 ? 內(nèi)部資源豐富，可用于完成存儲器、 PLL以及DSP的功能。 PLD的發(fā)展趨勢 ? 向高集成度、高速度方向進(jìn)一步發(fā)展 ?最高集成度已達(dá)到 800萬門 ? 向低電壓和低功耗方向發(fā)展， ? 內(nèi)嵌多種功能模塊 ?存儲器單元， DSP， CPU ? Xilinx推出最小特征尺寸達(dá)到 90nm的 FPGA，降低成本，提高密度 ? 向數(shù)、?；旌峡删幊谭较虬l(fā)展 PLD生產(chǎn)廠家 ? ? 最大的 PLD供應(yīng)商之一 ? ? FPGA的發(fā)明者，最大的 PLD供應(yīng)商之一 ? ? ISP技術(shù)的發(fā)明者 ? ? 提供軍品及宇航級產(chǎn)品 PLD分類（按集成度） ? 低密度 ? PROM,EPROM,EEPROM,PAL,PLA,GAL ?只能完成較小規(guī)模的邏輯電路 ? 高密度，已經(jīng)有超過 800萬門的器件 ? EPLD,CPLD,FPGA ?可用于設(shè)計(jì)大規(guī)模的數(shù)字系統(tǒng) 集成度高，甚至可以做到 SOC（ System On a Chip） ? 管腳數(shù)目： ? 208個(gè) ? 電源： ? （ I/O） ? （內(nèi)核） ? 速度 ? 250MHz ? 內(nèi)部資源 ? 4992個(gè)邏輯單元 ? 10萬個(gè)邏輯門 ? 49152 bit的 RAM 高密度 FPGA集成度的比較 廠家 器件 邏輯宏單元 RAM bit DSP block PLL I/O Altera EP2S180 179,400 9,383,040 96個(gè) DSP模塊 12 1,158 Xilinx XC2VP125 125,136 10,008,000 4個(gè) PowerPC 處理器 12 1,200
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1