【正文】 D、01或1011. 欲使JK觸發(fā)器按工作，可使JK觸發(fā)器的輸入端（ ）。 ）。A、CP高電平觸發(fā) B、CP低電平觸發(fā) C、CP低電位觸發(fā) D、CP邊沿觸發(fā)6. 對于JK觸發(fā)器，若J=K，則可完成（ ）觸發(fā)器的邏輯功能。（ ）第5章 觸發(fā)器一、單項選擇，要使輸出為1 ，則輸入信號D滿足（ , ）A、D=1 B、D=0 C、不確定 D、D=0或D=12. 當(dāng)J=0，K=0時，鐘控JK觸發(fā)器的次態(tài)輸出為 （ ）。（ ）20. 普通編碼器中，允許同時輸入兩個以上的編碼信號，編碼器對優(yōu)先權(quán)最高的一個進(jìn)行編碼。（ ）18. 組合電路不含有記憶功能的器件。（ ）16. 數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互為逆過程。（ ）14. 二進(jìn)制譯碼器相當(dāng)于是一個最小項發(fā)生器，便于實現(xiàn)組合邏輯電路。（ ）。11. 用數(shù)據(jù)選擇器可實現(xiàn)時序邏輯電路。9. 實現(xiàn)同一邏輯功能的邏輯電路可以不同。7. 組合邏輯電路任何時刻的輸出不僅與該時刻的輸入狀態(tài)有關(guān)，還與先前的輸出狀態(tài)有關(guān)。5. 要對16個輸入信號進(jìn)行編碼，至少需要4位二進(jìn)制碼。3. 共陰接法發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅(qū)動。1. 組合邏輯電路沒有記憶功能。A、編碼器 B、譯碼器 C、計數(shù)器 D、半加器6. 在下列邏輯電路中，屬于組合邏輯電路的有（ ）。 40. 組合邏輯電路中，（ ）是3線8線譯碼器。A、 置“0” B、 置“1” C、保 持 原 狀 態(tài) D、狀態(tài)不確定38. 101鍵盤的編碼器輸出( )位二進(jìn)制代碼。 Ａ、00010000 B、11101111 C、11110111 D、0000100025. 已知3線8線譯碼器74LS138的輸入三個使能端時，地址碼A2A1A0=101，則對應(yīng)的輸出為0的是：（ ） A、 B、 C、 D、 26. 已知3線8線譯碼器74LS138的輸入三個使能端時，地址碼A2A1A0=111，則對應(yīng)的輸出為0的是：（ ） A、 B、 C、 D、27. 已知3線8線譯碼器74LS138的輸入三個使能端時，地址碼A2A1A0=011，則輸出是（ ） A、11111101 B、10111111 C、11110111 D、1111111129. 屬于組合邏輯電路的是（ ）A、觸發(fā)器 B、全加器 C、移位寄存器 D、計數(shù)器30. 如圖所示電路的邏輯表達(dá)式為（ ）。A、 B、 C、 D、23. 用四選一數(shù)據(jù)選擇器實現(xiàn)函數(shù)Y=，應(yīng)使 。 A、5 B、6 C、10 D、5021. 一個16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有( C )個。A、F=AB B、 C、 D、F=A⊙B`19. 設(shè)某函數(shù)的表達(dá)式F=A+B,若用四選一數(shù)據(jù)選擇器來設(shè)計，則數(shù)據(jù)端D0D1D2D3的狀態(tài)是（ ）。 A、門電路 B、觸發(fā)器 C、計數(shù)器 D、寄存器17. 8線3線優(yōu)先編碼器的輸入為I0I7 ，當(dāng)優(yōu)先級別最高的I7有效時，其輸出的值是（ ）。 A、2 B、4 C、6； D、7；14． 如圖所示電路，實現(xiàn)的邏輯功能為（ ） A、異或 B、與邏輯 C、或邏輯 D、同或15. 若對40個字符進(jìn)行二進(jìn)制代碼編碼，則至少需要( )二進(jìn)制。 A、0011； B、0110； C、0101； D、01009．一個4選1數(shù)據(jù)選擇器，其地址端（選擇控制端）的個數(shù)應(yīng)是（ A ）個。 A、1 B、2 C、3 D、87．既考慮低位進(jìn)位，又考慮向高位進(jìn)位，應(yīng)選用（ C ）。 A、5 B、6 C、8 D、435. 在下列邏輯電路中，不是組合邏輯電路的有(D )。（ ）第4章 組合邏輯電路一、單項選擇題：1. 4個輸入端的譯碼器，其輸出端最多為（ C ） A、4 B、8 C、16 D、242. 下列器件不可以用來實現(xiàn)邏輯函數(shù)的是（ ）A、四選一數(shù)據(jù)選擇器 B、八選一數(shù)據(jù)選擇器 C、全加器 D、與非門3. 八選一數(shù)據(jù)選擇器，其數(shù)據(jù)選擇端（地址端）有( C )。（ ）18. 兩輸入端四與非門器件74LS00與7400的邏輯功能完全相同。（ ）16. TTL OC門（集電極開路門）的輸出端可以直接相連，實現(xiàn)線與。（ ）14. 一般TTL門電路的輸出端可以直接相連，實現(xiàn)線與。12. CMOS或非門與TTL或非門的邏輯功能完全相同。Y9. （256）10＝（10011）2　　( 　　 )10. 與非門的輸入端加有低電平時，其輸出端恒為高電平。 7. 或非門不可以用作反相器。5. 與非門不可以用作反相器。3. 與非門可以用作反相器。1. 利用三態(tài)門可以實現(xiàn)總線結(jié)構(gòu)。A、 B、 C、 D、二、多項選擇1. TTL與門多余的輸入端的處理方法（ ）A、懸空 B、接高電平 C、并接到一個已經(jīng)被使用的輸入端上 D、接地2. 下列器件可以當(dāng)做反相器使用的有（ ） A、與非門 B、或非門 C、異或門 D、與門3. 下列表達(dá)式可以正確表示圖示邏輯電路的有（ ）A、 B、 C、 D、4. 對于TTL與非門閑置輸入端的處理，可以（ ）。 A、F=A+B B、F=AB C、 D、 6． 圖示門電路的邏輯表達(dá)式為（ ）。A、“與非”門 B、 “與”門 C、 “或”門 D、 “或非”門2. 在開關(guān)電路中，三極管工作在（ ） A、 飽和區(qū) B、 放大區(qū) C、 截止區(qū) D、 飽和區(qū)或截止區(qū)3. 示門電路的邏輯表達(dá)式為（ ）。（ ）。（　?。?4. 因為邏輯表達(dá)式A+B+AB=A+B成立，所以AB=0成立。32. 利用卡諾圖化簡邏輯函數(shù)時，每個小方格只能被圈一次。（　?。?0. 因為每個變量有兩種取值可能，所以4變量的卡諾圖有8個小方格。（ ）26. 卡諾圖化簡時，任意項就是指最大項（　?。?7. 化簡時，任意項既可以看作1也可以看作0（　?。?8. 一個最小項只能被使用一次，不能重復(fù)使用。（ ）24. 一個確定的邏輯函數(shù)，其邏輯圖是唯一的。（ ）22. 因為A（A+B）=A，所以A+B=1。（ ）20. 真值表能反映邏輯函數(shù)最小項的所有取值。（ ）18. 1000個“1”連續(xù)異或的結(jié)果是1。（ ）16. 邏輯函數(shù)已是最簡與或表達(dá)式。（ ）14. 若兩個函數(shù)具有不同的邏輯函數(shù)式，則兩個邏輯函數(shù)必然不相等。（ ）12. 若兩個函數(shù)具有相同的真值表，則兩個邏輯函數(shù)必然相等。（ ）10. 卡諾圖中相鄰的兩個小方格可以合并成一項并消去1個自變量因子。（）8. n變量邏輯函數(shù)，其全部最小項有2n個。（ ）。（）5. 因為邏輯表達(dá)式A+B+AB=A+B成立，所以AB=0成立。（　　）3. 真值表包含了全部可能的輸入值組合及其對應(yīng)輸出值。1. 數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài),二者無大小之分。 　　　　　　　 D、最小項中的變量不能以反變量的形式出現(xiàn)。 B、同一變量的原、反變量不能出現(xiàn)在一項中。 　　　　　　　 D、最小項中的變量不能以反變量的形式出現(xiàn)。 B、同一變量的原、反變量不能出現(xiàn)在一項中。（ ）A、 B、 C、A+B+C+D D、15. 下列各式哪些不是四變量A、B、C、D的最小項。A、與非門 B、或門 C、或非門 D、異或門13. 下列各式哪些是四變量A、B、C、D的最小項。 A、x和y同為高電平 B、x為高電平，y為低電平 C、x為低電平，y為高電平 D、x和y同為低電平11. 在何種輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯1。（ ）A、全部輸入是0 B、全部輸入是1 C、任一輸入為0，其他輸入為1 D、任一輸入為19. 若邏輯函數(shù)則F和G相“與”的結(jié)果是（ ）?！睋Q成“+”，“+”換成“A 、真值表 B、表達(dá)式 C、邏輯圖 D、卡諾圖6. 與相等的有（ 　　 ）A、 B、 C、 D、7. 求一個邏輯函數(shù)F的對偶式，可將F中的（ ） 。 A、A+0=A B、A+1=1 C、AA=A D、A+A=A4. 邏輯變量的取值1和0可以表示（ ） 。A、m1 B、m3 C、m5 D、m783. 已知AB=1，則必定AC=（ D　?。〢 、0 B、1 C、A D、C84. AB +D在四變量卡諾圖中有( B )個小格是“1”。1197。A、2 　　　 B、3 　　 C、6 　　　 D、580. 一只四輸入端與非門，使其輸出為１的輸入變量取值組合有( 　D　 )種。A、F=AB B、F=AB C、F=A⊙B D、F=A+B78. 下列真值表完成的邏輯函數(shù)為( C )。A、與　　B、或　　C、非　　D、與非76. 下列各式是四變量A、B、C、D的最小項的為（D　　　）A、 B、 C、 D、77. A，B中只要有一個為1，則F為l；僅當(dāng)A，B均為0時，F(xiàn)才為0。A、1個 B、2個 C、3個 D、4個69. 標(biāo)準(zhǔn)或與式是由（B ）構(gòu)成的邏輯表達(dá)式。A、Y=C B、Y=ABC C、Y= D、Y=AB+CA B CY0 0 000 0 110 1 000 1 111 0 001 0 111 1 011 1 1167. 函數(shù)與的關(guān)系為（A ）。A、 B、A+B C、 D、62. 函數(shù)的邏輯值為（ B ） A、0 B、1 C、ABC D、63. 下列邏輯運(yùn)算式，等式成立的是（D ） A、A+A=2A B、 C、A+A=1 D、A+1=164. 若已知某函數(shù)真值表如下，則該函數(shù)表達(dá)式為（B?。〢、 B、 C、 D、A B F0 0 00 101 001 1165. 在邏輯函數(shù)的卡諾圖化簡中，若被合并的最小項數(shù)越多（畫的圈越大），則說明化簡后（ C ）。A、1 B、0 C、B D、60. 函數(shù)的表達(dá)式還可以寫成（ C ）。Ａ、 Ｂ、 Ｃ、 D、51. 在正邏輯條件下，如圖所示邏輯電路為( ) 。 A、 B、 C、 D、50. 電路如圖所示，設(shè)開關(guān)閉合為斷開為0；燈亮為燈滅為0。 A、邏輯函數(shù)式 B、卡諾圖 C、邏輯圖 D、文字說明45. （ a ） A、A B、 C、0 D、146. （ b ） A、A B、 C、0 D、147. （ d ） A、A B、 C、0 D、148. （ c ） A、A B、 C、0 D、149. 電路如圖所示，設(shè)開關(guān)閉合為斷開為0；燈亮為燈滅為0。A、與非門 B、或門 C、或非門 D、異或門43. 一個四輸入端與非門，使其輸出為0的輸入變量組合有（a ）種。A、 B、 C、 D、41. 門電路的輸入信號A和B以及輸出信號Z如圖所示，則該門電路可實現(xiàn)（ ）邏輯功能。（ d ）A．全部輸入是0 33. 與門的意義是（a ） A、有0為0，全1為1 B、有1為1，全0為0 C、有0出1，全1出0 D、有1出0，全0出134. 或門的意義是（　b　 ） A、有0為0，全1為1 B、有1為1，全0為0 C、有0出1，全1出0 D、有1出0，全0出135. 與非門的意義是（ c）A、有0為0，全1為1 B、有1為1，全0為0 C、有0出1，全1出0 D、有1出0，全0出136. 或非門的意義是（ d） A、有0為0，全1為1 B、有1為1，全0為0 C、有0出1，全1出0 D、有1出0，全0出137. 異或門的意義是（d ） A、有0為0，全1為1 B、有1為1，全0為0 C、相同為1，相異為0 D、相異為1，相同為038. 如圖所示電路的邏輯功能相當(dāng)于（ a ） A、與非門 B、或非門 C、異或門 D、同或門39. 在（ a ）輸入情況下，或非運(yùn)算的結(jié)果為1 。C=C2 　B、1+1=10 C、01 D、A+1=131. 邏輯函數(shù)（ a ) 。A、F(A,B,C)=