【正文】 址范圍。 ? 存儲器數(shù)據(jù)線 D7～ D0，芯片 數(shù)據(jù)線 I/O3～ I/O0，兩片芯片的數(shù)據(jù)線一同構(gòu)成存儲器的 8位數(shù)據(jù)線。 ? 16片芯片排成 8行 2列，每行按位擴(kuò)展方法連接，每列按字?jǐn)U展方法連接。不同位芯片的數(shù)據(jù)線分別連接到數(shù)據(jù)總線的不同位上。 ? ② 同一地址區(qū)域內(nèi)，不同芯片的片選信號連在一起，接到片選譯碼器的同一輸出端；不同地址區(qū)域內(nèi)的芯片的片選信號分別接到片選譯碼器的不同輸出端。 ? 字和位同時擴(kuò)展 ：按位擴(kuò)展和字?jǐn)U展的方法分別在位方向和字方向進(jìn)行擴(kuò)展。 ? 64K 8位的存儲器需要 16位地址線 A15～ A0，而 16K 8位的芯片的片內(nèi)地址線為 14根，所以用 16位地址線中的低 14位A13～ A0進(jìn)行片內(nèi)尋址，高兩位地址 A1 A14用于選擇芯片，即選片尋址。 ? 16K 8位的芯片，可以滿足 64K 8位的存儲器數(shù)據(jù)位的要求，但不滿足單元數(shù)的要求。 ? 高位地址 ：存儲器總地址減去芯片內(nèi)部尋址的地址得到的地址。 ? ② 由片選信號區(qū)分被選芯片。 ? 采用 字?jǐn)U展時， 芯片單元中的位數(shù)與存儲器的數(shù)據(jù)位數(shù)是一致的。 2022/3/13 90 2022/3/13 91 2．字?jǐn)U展 ? 當(dāng)芯片單元中的的位數(shù)滿足存儲器位數(shù)的要求，但芯片的單元數(shù)不滿足存儲器單元數(shù)要求時，需要進(jìn)行字?jǐn)U展。 ? 電路中 CPU的讀 /寫控制線（ R/W）與 2114的 WE 信號并接。 ? 1K 8位的存儲器共需 8根數(shù)據(jù)線 D7～ D0，兩片 2114各自的 4根數(shù)據(jù)線分別用于連接 D7～ D4和 D3～ D0。 2022/3/13 89 ? 例：用 2114存儲器芯片構(gòu)成 1K 8位的存儲器。 ? 位擴(kuò)展的連接方式 ： ? ① 將所有存儲器芯片的地址線、片選信號線和讀/寫控制線均對應(yīng)的并接在一起，連接到地址和控制總線的對應(yīng)位上。 ? 位擴(kuò)展 ： 只進(jìn)行位數(shù)擴(kuò)展（加大字長）。 ? 通常存儲器芯片在單元數(shù)和位數(shù)方面都與實(shí)際存儲器要求有很大差距，所以需要在字方向和位方向兩個方面進(jìn)行擴(kuò)展。 ? 要組成一個主存儲器，需要考慮的問題： ? ① 如何選擇芯片 ? 根據(jù)存取速度、存儲容量、電源 電壓、功耗及成本等方面的要求進(jìn)行芯片的選擇。 ? 在寫周期中，當(dāng) WE有效之后，所加的 DIN信號必須保持到 CAS變?yōu)榈碗娖街?，RAS、 CAS和 WE全部有效時，將 DIN數(shù)據(jù)寫入被選的存儲單元。 ? 寫 0： W2為低電平，使被選電路的存儲電容放電為無電荷，實(shí)現(xiàn)寫 0。 2022/3/13 81 ? 寫入時 ，在 T T4開始導(dǎo)通的同時，將待寫信息加到 W2上。 ? 若選中存儲電路原存 “ 0”，則 W2電位低于 W1的電位。 2022/3/13 80 ? 若選中存儲電路原存 “ 1”，則 W2電位高于 W1的電位。 ? 設(shè)選中的行選擇線處于讀出放大器右側(cè)（如行 65），同時使處于讀出放大器另一側(cè)的預(yù)選單元選擇線有效（如 XW1＝ 1）。放大器處于不穩(wěn)定平衡狀態(tài)。 ? 讀寫前 ，先使兩個預(yù)選單元中的電容 Cs預(yù)充電到 0與 1電平的中間值，并使控制信號 φ 1＝ 0， φ 2＝ 1，使 T T4截止， T5導(dǎo)通，使讀出放大器兩端 Wl、 W2處于相同電位。即一次可以刷新 128個存儲單元電路。 2022/3/13 75 2022/3/13 76 TMS4116的刷新 ? 當(dāng)某個存儲單元被選中進(jìn)行讀 /寫操作時，該單元所在行的其余 127個存儲電路也將自動進(jìn)行一次讀出再生操作，即完成一次刷新操作。 ? 列地址經(jīng)列地址譯碼選中某根列線有效，接通相應(yīng)的列控制門，將該列上讀出放大器輸出的信息送入 I/O緩沖器，經(jīng)數(shù)據(jù)輸出寄存器輸出到數(shù)據(jù)總線上。 2022/3/13 73 2022/3/13 74 ? 存儲器的讀出 ? 行地址經(jīng)行地址譯碼選中某一根行線有效，接通此行上的 128個存儲電路中的 MOS管，使電容所存信息分別送到 128個讀出再生放大器放大。列選擇線控制讀出再生放大器與 I/O緩沖器的接通，控制數(shù)據(jù)的讀出或?qū)懭搿? RASCAS2022/3/13 71 2022/3/13 72 ? 16k 1位共 16384個單管 MOS存儲單元電路，排列成 128 128的陣列，并將其分為兩組，每組為 64行 128列。 ? 行地址選通信號 RAS ：用于將低 7位地址 A6～A0打入行地址緩沖器鎖存。 ? 容量為 16k 1位。同樣，當(dāng) R/W線處于低電平時地址線如果發(fā)生了變化，那么同樣數(shù)據(jù)將存儲到新的地址②或③。當(dāng) R/W線達(dá)到低電平時，數(shù)據(jù)立即被存儲。 ? ? 2022/3/13 69 ? 解：寫入存儲器的時序信號必須同步。其中 R/W是讀 /寫命令控制線，當(dāng) R/W線為低電平時，存儲器按給定地址把數(shù)據(jù)線上的數(shù)據(jù)寫入存儲器。 tWC＝ tAW＋ tW＋ tWR ? 為保證數(shù)據(jù)可靠寫入， CPU送至 RAM的寫入數(shù)據(jù) DIN必須在 CS 、 WE 失效前的 tDW時刻出現(xiàn)，并延續(xù)一段時間 tDH（此刻地址線仍有效， tWR＞ tDH）。 ? 為了保證有效數(shù)據(jù)的可靠地寫入，地址有效的時間至少應(yīng)為 tAW＋ tW＋ tWR。 ? 滯后時間 tAW：在有效寫入數(shù)據(jù)出現(xiàn)前， RAM的數(shù)據(jù)線上存在著前一時刻的數(shù)據(jù) DOUT，故在地址線發(fā)生變化后， CS 、 WE 均需滯后 tAW才能有效，以避免將無效數(shù)據(jù)寫入到 RAM中。 2022/3/13 66 ? ⑵ 寫周期 ? 要使數(shù)據(jù)總線上的信息能夠可靠地寫入存儲器，必須要求片選 CS 和寫命令 WE 信號都為低。 tRC≥t A ? CPU訪問存儲器讀數(shù)據(jù)時，從給出地址有效起，只有經(jīng)過 tA長的時間才能在數(shù)據(jù)總線上可靠的獲得數(shù)據(jù)，而連續(xù)的讀數(shù)操作必須保留間隔時間 tRC。 ? 片選到數(shù)據(jù)輸出延遲時間 tco：從 CS 給出并有效 (低電平 )，到存儲器讀出的數(shù)據(jù)穩(wěn)定地送到外部數(shù)據(jù)總線上所需要的時間。 ? 對于已知的 RAM存儲片，讀寫周期是已知的。 ? CS 為低電平時，芯片被選中工作， ? 若 WE 為低電平，則打開 4個輸入三態(tài)門，數(shù)據(jù)總線上的信息被寫入被選的存儲單元； ? 若 WE 為高電平，打開 4個輸出三態(tài)門，從被選的存儲單元中讀出信息并送到數(shù)據(jù)總線上。 2022/3/13 62 2022/3/13 63 ? 在存儲體內(nèi)部的陣列結(jié)構(gòu)中，存儲器的讀 /寫操作由片選信號 CS 與讀 /寫控制信號 WE 控制。被選的行選擇線與列選擇線的交叉處的4個存儲電路，就是所要訪問的存儲字。 ? 地址譯碼采用二維譯碼結(jié)構(gòu)， 10位地址碼分成兩組， A8～ A3作為 6位行地址，經(jīng)行地址譯碼器驅(qū)動 64根行選擇線。 ? A9～ A0： 10根地址線，用于尋址 1024個存儲單元 ? I/O4～ I/O1： 4根雙向數(shù)據(jù)線 ? CS ：片選信號線 ? WE ：讀 /寫控制線 ? +5V： 5V電源線 ? GND：地線 CSWE2022/3/13 60 三態(tài)門 X0 X63 Y0 Y15 2022/3/13 61 ? 2114芯片由存儲體、地址緩沖器、地址譯碼器、讀 /寫控制電路及三態(tài)輸入輸出緩沖器組成。采用 N— MOS工藝制作，雙列直插式封裝。而若采用單譯碼方案， 4096個字將需 4096個譯碼驅(qū)動電路。 2022/3/13 58 ? 當(dāng)選中存儲芯片工作時，首先給定訪存地址，并給出片選信號 CS 和讀寫信號 R/W 6行列地址，被選的行、列選擇線的交叉處的存儲電路被唯一地選中，讀出或?qū)懭胍晃欢M(jìn)制信息。 ? 列地址選擇線用于選擇 64個多路轉(zhuǎn)接開關(guān)，控制各列是否能與讀 /寫電路的接通。 ? 對于給定的訪存地址，經(jīng)行、列譯碼后，選中一根行地址選擇線和列地址選擇線有效。 ? 4096個單元需 12位地址。 ? 雙譯碼方式 （ 二維譯碼）：采用行列譯碼的方式，位于選中的行和列的交叉處的存儲單元被唯一選中。 ? 片選控制線 CS： ? CS 為低電平時，選中芯片工作； CS 為高電平時，芯片不被選中。讀 /寫放大電路與雙向數(shù)據(jù)線相連。 ? 存儲芯片共需 6根地址線， 8根數(shù)據(jù)線，一次可讀出一個字節(jié)。 ? 6位訪存地址經(jīng)地址譯碼器譯碼選中某一輸出端有效時，與該輸出端相聯(lián)的一行中的每個單元電路同時進(jìn)行讀寫操作，實(shí)現(xiàn)一個字的同時讀 /寫。 ? 存儲陣列的每一行組成一個存儲單元，存放一個 8位的二進(jìn)制字。 2022/3/13 50 存儲器芯片 … An－ 1～ 0 … Dm－ 1～ 0 R/W CS 電源 地線 2022/3/13 51 字片式結(jié)構(gòu)的存儲器芯片 （ 64字 8位） 2022/3/13 52 ? 單譯碼方式 （一維譯碼）：訪存地址僅進(jìn)行一個方向譯碼的方式。 ? 存儲器芯片一般做成雙列直插形式，有若干引腳引出地址線、數(shù)據(jù)線、控制線及電源與地線等。把存儲體及其外圍電路 (包括地址譯碼與驅(qū)動電路、讀寫放大電路及時序控制電路等 )集成在一塊硅片上，稱為存儲器組件。把大量存儲單元電路按一定的形式排列起來，即構(gòu)成存儲體。 2022/3/13 47 ? 5) 掩膜 ROM ? 掩膜 ROM中的內(nèi)容是由半導(dǎo)體存儲芯片制造廠家，在制造該芯片時，直接寫入 ROM中的，即掩膜 ROM不是用戶可編程 ROM。由于閃存是用電擦除的，它又被稱為閃爍電擦除可編程 ROM。 2022/3/13 46 ? 4) 閃爍可編程可擦除 ROM ? 閃爍可編程可擦除 ROM（ flash memory EPROM），簡稱閃存。其一它是用電來擦除原有信息，因此可實(shí)現(xiàn)瞬間擦除，不像 UVEPROM需要 20分鐘左右的擦除時間。 EPROM芯片可被編程、擦除幾千次。 2022/3/13 44 ? 2) 用紫外光實(shí)現(xiàn)擦除的 PROM ? 人們發(fā)明用紫外光實(shí)現(xiàn)擦除的PROM（ Erasable Programmable ROM， EPROM）的目的是要使已寫入 PROM中的信息能被修改。PROM為一次可編程 ROM（ One Time Programmable ROM，OTPROM）。下面對它們分別作出簡要說明。因此只讀存儲器是非易失性存儲器。這個電路的主要作用是一直監(jiān)控著芯片 VCC引腳，即監(jiān)視芯片外部的電能供給是否存在，若 VCC引腳提供的電能過低，使其無法正常地保持芯片中所存儲的內(nèi)容，控制電路則自動切換到內(nèi)部電源，啟用鋰電池對芯片供電。 ? （ 2）內(nèi)部使用鋰電池作為后備電源。和其它 RAM一樣， NVRAM允許 CPU對其進(jìn)行隨機(jī)讀寫，同時又象 ROM一樣，斷電后內(nèi)容不會丟失。 2022/3/13 40 ? 3) 非易失性 RAM ? 一般情況下，不論 DRAM還是 SRAM都是易失性的，即斷電后存儲的信息會丟失掉。用電容來存儲信息減少了構(gòu)成一個存儲單位所需要的晶體管的數(shù)目。使用觸發(fā)器作為存儲單位的問題是，每個存儲單位至少需要 6個MOS管來構(gòu)造一個觸發(fā)器，以便存儲一位二進(jìn)制信息，所以 SRAM存儲芯片的存儲密度較低，即每塊芯片的存儲容量不會太大。隨機(jī)存取存儲器分為三類：靜態(tài) RAM、動態(tài) RAM和非易失性RAM。 2022/3/13 37 半導(dǎo)體存儲器的分類 ? 1. 隨機(jī)存取存儲器 ? 由于大多數(shù)隨機(jī)存取存儲器在斷電后會丟失其中存儲的內(nèi)容，故這類隨機(jī)存取存儲器又被稱為易失性存儲器。 ? 多級存儲層次 2022/3/13 35 2022/3/13 36 半導(dǎo)體隨機(jī)存儲器 ? 通常使用的半導(dǎo)體存儲器分為隨機(jī)存取存儲器（ Random Access Memory，RAM）和只讀存儲器（ ReadOnly Memory， ROM）。 ? Cache —— 主存層次 ? 主要解決速度問題 。 ? 存儲器系統(tǒng)的多級層次結(jié)構(gòu)通常是由三級存儲器組成，即 ? Cache —— 主存 —— 輔存 存儲器系統(tǒng)的層次結(jié)構(gòu) 2022/3/13 33 存儲器層次結(jié)構(gòu) 輔助軟硬件 輔助硬件 2022/3/13 34 ? 主存 —— 輔存層次 ? 主要解決容量問題 。 ? 為了較好地解決存儲器容量、速度與價格之間的矛盾，在現(xiàn)代計算機(jī)系統(tǒng)中，通常都是通過輔助軟、硬件，將不同容量、不同速度、不同價格的多種類型的存儲器組織成統(tǒng)一的整體。 2022/3/13 32 ? 容量、速度、價格三個指標(biāo)是相互矛盾、相互制約的。 ? 存儲器的總價格與存儲容量成正比，與存儲周期成反比。 ? 速度下降！ 2022/3/13 28 2. 整數(shù)邊界情況 0000H 0008H 0010H 64位 /存儲