【正文】 用戶可以選擇從內(nèi)部 FLASH 存儲(chǔ)器引導(dǎo)程序，也可以根據(jù)需 要建立自己的引導(dǎo)程序，使用 Zone7 空間進(jìn)行程序引導(dǎo)，將程序存放在外部空間。 F2812 芯片內(nèi)部有一個(gè) Boot ROM 存儲(chǔ)器，它是掩模型片內(nèi)存儲(chǔ)器，并在出廠時(shí)固化了 Boot Loader 軟件。每個(gè)模塊都能獨(dú)立訪問(wèn)，而且每個(gè)模塊都 能 映射到程序和數(shù)據(jù)空間 [9]。M0 和 M1 同時(shí)映射到程序和數(shù)據(jù)空間，所以 M0 和 M1 既可以執(zhí)行程序也可以存放數(shù)據(jù)變量。每個(gè)空間的長(zhǎng)度都是 1K 字，其中 M0 映射到 0x00 0000~0x00 03FF 空間， M1 映射到到0x00 0400~0x00 07FF 空間。 F2812 通過(guò) 32 位數(shù)據(jù)地址和 22 位程序地址控制整個(gè)存儲(chǔ)器及外設(shè)，最大可尋址 4G 個(gè)字（每個(gè)字 16 位）的數(shù)據(jù)空間和 4M 字的程序空間。將固化程序到 Flash 存儲(chǔ)器后，在上電運(yùn)行時(shí)實(shí)現(xiàn)程序搬移到內(nèi)部存儲(chǔ)器中，提高了系統(tǒng)的執(zhí)行效率。 F2812 存儲(chǔ)資源分配情況 1． F2812 的外部存儲(chǔ)空間 本系統(tǒng)采用的 DSP 具有豐富的內(nèi)部存儲(chǔ)器，使用片內(nèi)存儲(chǔ)器有三個(gè)優(yōu)點(diǎn)：高速執(zhí)行（不需要等待）、低開(kāi)銷(xiāo)、低功耗，充分利用內(nèi)部存儲(chǔ)器可以使 DSP系統(tǒng)的整體性能達(dá)到最佳。 哈爾濱理工大學(xué)學(xué)士學(xué)位論文 20 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e v i s i onS i z eBD a t e : 6 J un 20 0 9 S he e t of F i l e : D : \ P R O G R A M F I L E S \ P R O T E L 99 S E \ E X A M P L E S \M yD e s i gn .dd bD r a w n B y :T M S1T D I3+ V5T D O7T C K911E M U 013T R S T24681012E M U 114J A T GC1 μ FR1 KR3 KR2 KGND+ VV C C 圖 37 JTAG 接口電路設(shè)計(jì) F2812 與存儲(chǔ)器的接口設(shè)計(jì) 對(duì) DSP 內(nèi)部存儲(chǔ)器資源進(jìn)行必要的了解后，才能正確地利用它的強(qiáng)大功能。 2．禁止帶電插拔 JTAG 接頭。如圖 37 是 F2812 的 JTAG 接口電路。仿真器提供與主機(jī)通信的 JTAG 口，主機(jī)與目標(biāo) DSP 通信是通過(guò) JTAG接口來(lái)完成的，這種連接方式對(duì) DSP 目標(biāo)系統(tǒng)的實(shí)時(shí)性能沒(méi)有太大的影響，片上仿真硬件提供以下功能 [16]： 1． 運(yùn)行、停止或復(fù)位 DSP 芯片； 2． 將代碼和數(shù)據(jù)加載到 DSP 芯片中； 3． 檢查硬件指令或數(shù)據(jù)相關(guān)的斷點(diǎn)； 4． 各種計(jì)算功能，包括精確到指令周期的剖切（ Profile）功能； 5． 提供主機(jī)和目標(biāo)系統(tǒng)間的實(shí)時(shí)數(shù)據(jù)交換。 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e v i s i onS i z eBD a t e : 6 J un 20 0 9 S he e t of F i l e : D : \ P R O G R A M F I L E S \ P R O T E L 99 S E \ E X A M P L E S \M yD e s i gn .dd bD r a w n B y :X 1/ X C K I NX2T M S 32 0 F 28 12C130 p FC230 p FC122 p FC222 p F30 M H z 24 H M zX T A L I NX T A L O U TC Y 7C 68 0 13 哈爾濱理工大學(xué)學(xué)士學(xué)位論文 19 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e v i s i onS i z eBD a t e : 6 J un 20 0 9 S he e t of F i l e : D : \ P R O G R A M F I L E S \ P R O T E L 99 S E \ E X A M P L E S \M yD e s i gn .dd bD r a w n B y :R11KR210KS?S W 1C1 27 μ F+ VGNDR E S E T X R S 68 0 1328 1 2 圖 36 系統(tǒng)的復(fù)位電路 JTAG 電路設(shè)計(jì) 同單片機(jī)的應(yīng)用系統(tǒng)一樣，一個(gè)完成的 DSP 應(yīng)用系統(tǒng)必須具有仿真器的標(biāo)準(zhǔn)接口，用戶可以通過(guò) PC 調(diào)試、下載應(yīng)用軟件到指定的應(yīng)用板。復(fù)位完成后， PTE 向量表將被屏蔽。復(fù)位程序引導(dǎo)（ boot）完成后，用戶需要重新初始化 PIE 中斷向量表，應(yīng)用程序使能 PIE中斷向量表，中斷將從 PIE 向量表 中獲取向量。 當(dāng)復(fù)位信號(hào)被確認(rèn)后， F2812 的處理器進(jìn)入了一個(gè)確定的狀態(tài)。原理如下：當(dāng)按鈕 SW1 按下時(shí)，電容 C 上的電荷將通過(guò)按鈕串聯(lián)的電阻 R53 放走，使電容 C 上的壓降為 0， XRS為低電平，系統(tǒng)復(fù)位器件終止運(yùn)行， PC 指向地址 0x3FFFC0；當(dāng)按鈕松開(kāi)時(shí)， 的電壓對(duì)電容 C 充電，充電完成后， XRS置為高電平，復(fù)位結(jié)束，實(shí)現(xiàn)了手動(dòng)復(fù)位，程序從 PC 所指出的位置開(kāi)始運(yùn)行，復(fù) 位電路的電阻不恩能夠太大，否則電流達(dá)不到要求，復(fù)位失敗。當(dāng) F2812 芯片的 160 管腳 XRS接地時(shí)，也起到復(fù)位的功效。 復(fù)位電路 復(fù)位電路 在系統(tǒng)的電路設(shè)計(jì)中是非常重要的。 XTALIN 和XTALOUT 分別為晶振的輸入和輸出引腳，分別與晶振相連，同時(shí)，晶振的兩個(gè)引腳分別通過(guò)一個(gè) 22pF 的負(fù)載電容接地。它有一個(gè)片內(nèi)鎖相環(huán)（ PLL）電路，利用PLL 可以把 24MHz 振蕩器頻率倍頻至 480MHz 供收發(fā)器使用。 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e v i s i onS i z eBD a t e : 6 J un 20 0 9 S he e t of F i l e : D : \ P R O G R A M F I L E S \ P R O T E L 99 S E \ E X A M P L E S \M yD e s i gn .dd bD r a w n B y :X 1/ X C K I NX2T M S 32 0 F 28 12C130 p FC230 p FC122 p FC222 p F30 M H z 24 H M zX T A L I NX T A L O U TC Y 7C 68 0 13 哈爾濱理工大學(xué)學(xué)士學(xué)位論文 18 圖 35 系統(tǒng)的時(shí)鐘 電路 同理，對(duì)于 68013 芯片，我們選用了 24Mhz 的晶振通過(guò)內(nèi)部倍頻的方式使芯片達(dá)到理想的工作頻率。 表 31 PLL（鎖相環(huán)）倍頻系數(shù)選擇 PLLCR 寄存器第 3~0 位 系統(tǒng)的時(shí)鐘頻率 0000 CLKIN=OSCCLK/2 0001 CLKIN=（ OSCCLK*） /2 0010 CLKIN=（ OSCCLK*） /2 0011 CLKIN=（ OSCCLK*） /2 0100 CLKIN=（ OSCCLK*） /2 0101 CLKIN=（ OSCCLK*） /2 0110 CLKIN=（ OSCCLK*） /2 0111 CLKIN=（ OSCCLK*） /2 1000 CLKIN=（ OSCCLK*） /2 1001 CLKIN=（ OSCCLK*） /2 1010 CLKIN=（ OSCCLK*） /2 ?? 保留 利用 DSP 內(nèi)部的 PLL 鎖相環(huán)， 30MHz 頻率 輸入，利用 PLL 倍頻至 150M這里設(shè)置 PLLCR 的 3， 2， 1， 0 位為 1010，利用公式時(shí)鐘輸入 CLKIN=（ OSCCLK ） /2，可驗(yàn)證得到 CLKIN=150MHz， 最好 等于 F2812 芯片的最高主頻。F2812 的主頻最高可達(dá) 150MHz，如果外部時(shí)鐘源也選擇為 150MHz，那么將隊(duì)周邊電路產(chǎn)生較強(qiáng)的高頻干擾，影響系統(tǒng)的穩(wěn)定性。 時(shí)鐘電路 DSP 和其他的微處理器一樣，需要晶振才能工作， F2812 芯片內(nèi)含一個(gè)機(jī)遇可編程 PLL（ Programmable PhaseLocked Loop）的時(shí)鐘模塊，該模塊為芯片提供了所有必要的時(shí)鐘信號(hào)，還提供了低功耗方式的控制入口， PLL 具有 4 位比例控制，用來(lái)選擇不同的 CPU 時(shí)鐘速率。在做實(shí)驗(yàn)時(shí)，曾經(jīng)用過(guò)一般的開(kāi)關(guān)電源，在采集的過(guò)程中出現(xiàn)很多的尖峰毛刺，雖然用中值濾波可以把尖峰濾掉，但是濾波處理會(huì)占用 DSP 芯片的處理時(shí)間，降低了系統(tǒng)的效率。模擬電源和數(shù)字電源之間可用電容隔開(kāi)。此芯片是一種雙輸出穩(wěn)壓器，也可分別為 DSP 提供 和 的電壓輸出， 和 電壓輸出間隔較小，可近似認(rèn)為同時(shí)上電，在 F2812 為核心處理器的系統(tǒng)中也可以正常使用，為了系統(tǒng)的穩(wěn)定和保護(hù) DSP 的目標(biāo)出發(fā)，選用兩片電源芯片來(lái) 嚴(yán)格上電順序，可延長(zhǎng)系統(tǒng)使用壽命，提高系統(tǒng)的安全性和穩(wěn)定性。此外為了方便觀察電源的通斷，在電源的輸入端設(shè)置了電源指示燈 LED，在 +5V 電源輸入時(shí)二極管 LED 將發(fā)光 [1819]。本系統(tǒng)電源電路設(shè)計(jì)如圖 所示，在左邊的 TPS75733 使能端接地，即一直都是使能的，當(dāng)其 2 管腳 IN 有 +5V 的輸入信號(hào)時(shí)， 4 管腳 OUT 輸出 + 電壓，此時(shí)為F2812 的 I/O 供電；與此同時(shí)， TPS75733 的管腳 5 置低，使能 TPS76081，輸出為兩個(gè) OUT 管腳（管腳 5 和 6），得到 +，為 DSP 的內(nèi)核供電。 如圖 34 DSP 的電源供電電路。 12． 采樣保持（ S/H）獲取時(shí)間窗具有單獨(dú)的預(yù)分頻控制。 10． 排序器可工作在“啟動(dòng) /停止”模式，允許多個(gè)按時(shí)間排序的觸發(fā)源同步轉(zhuǎn)換。 S/W：軟件立即啟動(dòng)（用 SOC SEQn 位）； EVA：事件管理器 A（ EVA 中的多個(gè)事件源可以 啟動(dòng)轉(zhuǎn)換）； EVB：事件管理器 B（ EVB 中的多個(gè)事件源可以啟動(dòng)轉(zhuǎn)換）； 外部引腳： ADCSOC 引腳。 3}。每個(gè)轉(zhuǎn)換可以編程選擇 16 個(gè)輸入通道中的一個(gè)，排序器可以作為兩個(gè)獨(dú)立的 8 位狀態(tài)排序器或者一個(gè) 16 位狀態(tài)排序器（即雙級(jí)聯(lián) 8 狀態(tài)排序器）。 5． 快速轉(zhuǎn)換時(shí)間， ADC 時(shí)鐘可以配置為 25MHZ，最高采樣帶寬為 。 3．同步或順序采樣模式。 ADC 模塊主要包括以下特點(diǎn)： 1． 12 位模數(shù)轉(zhuǎn)換模塊 ADC。在級(jí)聯(lián)的模式下，自動(dòng)排序器將變成 16 通道，對(duì)于每個(gè)通道而言，一旦 ADC 轉(zhuǎn)換完成，將會(huì)把轉(zhuǎn)換結(jié)果存儲(chǔ)到結(jié)果寄存器（ ADCRESULT）中。 F2812 的ADC 模塊的功能框圖如圖 32 所示。 哈爾濱理工大學(xué)學(xué)士學(xué)位論文 13 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e v i s i onS i z eBD a t e : 6 J un 20 0 9 S he e t of F i l e : D : \ P R O G R A M F I L E S \ P R O T E L 99 S E \ E X A M P L E S \M yD e s i gn .dd bD r a w n B y :D V ddI O P 4I O P A 2I O P A 3E A 12E A 13E A 14E A 15I S I E E X T _/ I N T 1M C L K XA D X _R S T ( M F S X )D 0~ D 15V s sC1T M S 32 0 F 28 12W R FDB V ddH O L D AH O L D BH O L D CA0A1A2C S E O C C L KR E S E TD A T A 0~ D A T A 15R D B G N DADDB Y T EC2A D S 83 648: 1O E + V 圖 31 DSP 和 ADS8364 接口電路 采用 F2812 自帶的 ADC 模塊 TMS320F2812 自帶的 ADC 模塊是一個(gè) 12 位帶流水線的模數(shù)轉(zhuǎn)換器（ ADC），它有 16 個(gè)通道，可配置為 2 個(gè)獨(dú)立的 8 通道模塊，分別服務(wù)于事件管理器 A 和 B，兩個(gè)獨(dú)立的 8 通道模塊也可以級(jí)聯(lián)構(gòu)成 16 通