【正文】 END。 END CASE。 WHEN 1001=sm=1101111。 WHEN 0111=sm=0000111。 WHEN 0101=sm=1101101。 21 WHEN 0011=sm=1001111。 WHEN 0001=sm=0000110。 END PROCESS。 sel=100000。 sel=010000。 sel=001000。 sel=000100。 sel=000010。 sel=000001。 END PROCESS。) THEN tmp=tmp+1。event and ck=39。 u3: jsq PORT map(clr,ldn,en,clk,ta,tb,tmp2,tmp3)。 BEGIN u1:qdjb PORT map(clr,qd(0),qd(1),qd(2),qd(3), qdo(0),qdo(1),qdo(2),qdo(3),tmp1)。 signal tmp: integer range 0 TO 5。 signal tmp1,tmp2,tmp3: STD_LOGIC_VECTOR (3 DOWNTO 0)。 pp2,pp1,pp0： INOUT STD_LOGIC_VECTOR(3 DOWNTO 0))。 ADD: IN STD_LOGIC。 20 END COMPONENT JSQ。 QA:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。 COMPONENT jsq IS PORT(CLR,LDN,EN,CLK: IN STD_LOGIC。 STATES: OUT STD_LOGIC_VECTOR(3 DOWNTO 0))。 A, B, C, D: IN STD_LOGIC。 END。 sel: OUT STD_LOGIC_VECTOR (5 DOWNTO 0)。 TA,TB: IN STD_LOGIC。 ENTITY qdq IS PORT(qd : IN STD_LOGIC_VECTOR (3 DOWNTO 0)。 USE 。 END ARCHITECTURE art。 qb=tmpb。 END IF。 END IF。 END IF。 IF tmpb=0000 THEN tmpb:=0110。139。tmpb:=db。139。139。 ELSIF clk39。 THEN tmpa:=0000。 BEGIN IF clr=39。 PROCESS (clk) IS variable tmpa: STD_LOGIC_VECTOR (3 DOWNTO 0)。 END IF。139。139。 END IF。 THEN da=da+39。 ELSE IF ta=39。 THEN Da=0000。 BEGIN PROCESS (ta,tb,clr) IS BEGIN IF clr=39。 ARCHITECTURE art OF jsq IS Signal da: STD_LOGIC_VECTOR (3 DOWNTO 0)。 Qb: OUT STD_LOGIC_VECTOR (3 DOWNTO 0))。 TA,Tb: IN STD_LOGIC。 USE 。 圖 記分模塊（ jfq）仿真波形 第三節(jié)： 記分功能 LIBRARY IEEE。 END PROCESS。 END IF。PP0=DD0。 PP2=DD2。DD1= points_D1。139。 END IF。 ELSE Points_D2:=points_D2+39。 ELSIF chos=1000 THEN IF points_D1=1001 THEN 17 Points_D1:=0000。139。 END IF。PP1=CC1。CC0=0000。 CC2= points_C2。 ELSE POINTS_C2:=POINTS_C2+39。 ELSIF CHOS=0100THEN IF POINTS_C1=1001THEN POINTS_C1:=0000。PP0=BB0。 PP2=BB2。BB1= points_B1。139。 END IF。 ELSE POINTS_B2:=POINTS_B2+39。 ELSIF CHOS=0010THEN IF POINTS_B1=1001THEN POINTS_B1:=0000。PP0=AA0。 PP2=AA2。AA1= points_A1。139。 END IF。 ELSE POINTS_A2:=POINTS_A2+39。 ELSIF CHOS=0001THEN IF POINTS_A1=1001THEN POINTS_A1:=0000。 POINTS_D2:=0001。 POINTS_C2:=0001。 16 POINTS_B2:=0001。THEN POINTS_A2:=0001。) THEN IF RST=39。EVENT AND ADD=39。 VARIABLE points_d2,points_d1: STD_LOGIC_VECTOR (3 DOWNTO 0)。 VARIABLE points_b2,points_b1: STD_LOGIC_VECTOR (3 DOWNTO 0)。 SIGNAL cc2,cc1,cc0,dd2,dd1,dd0: STD_LOGIC_VECTOR (3 DOWNTO 0)。 END ENTITY jfq。 chos:IN STD_LOGIC_VECTOR (3 DOWNTO 0)。 ENTITY jfq IS PORT(rst: IN STD_LOGIC。 USE 。 END ARCHITECTURE art。 END IF。139。039。039。039。139。039。039。039。states=w3。D1=39。C1=39。B1=39。) THEN A1=39。 and D=39。 and C=39。 and B=39。 ELSIF (A=39。039。039。139。039。039。039。139。039。states=w1。D1=39。C1=39。B1=39。) THEN A1=39。 and D=39。 and C=39。 and B=39。 ELSIF (A=39。139。 constant w4: STD_LOGIC_VECTOR:=1000。 constant w2: STD_LOGIC_VECTOR :=0010。 END ENTITY qdjb。 A1,B1,C1,D1: OUT STD_LOGIC。 ENTITY qdjb IS PORT(clr: IN STD_LOGIC。 13 V C Cc lk IN P U TV C CR E S T IN P U TV C CA IN P U TV C CB IN P U TV C CC IN P U TV C CD IN P U TV C CC ON T OL IN P U TVCCADDINPUTVCCSUBINPUTOU 0O U T P U TOU 3O U T P U TOU 1O U T P U TO U 2O U T P U TOU 10O U T P U TO U 20O U T P U TOU 30O U T P U TO U 40O U T P U TSPEAKER O U T P U TQA1O U T P U TQA2O U T P U TQA3O U T P U TQA4O U T P U TQB1O U T P U TQB2O U T P U TQB3O U T P U TQB4O U T P U TQC 1O U T P U TQ C 2O U T P U TQC 3O U T P U TQC 4O U T P U TQ D 1O U T P U TQD 2O U T P U TQD 3O U T P U TQ D 4O U T P U TDAO U T P U TDBO U T P U TDCO U T P U TDDO U T P U TD1O U T P U TD2O U T P U Tf g1O U T P U Tf g2O U T P U Tf g3O U T P U Tf g4O U T P U Tjb 1O U T P U Tjb2O U T P U Tjb3O U T P U Tjb 4O U T P U TI0I1I2I3SRc lkE O Nou10u20u30u4s p e a k e rFGins tC H A N G EARB C GC S TDCSO U AO