【正文】 該套件為 TMS320 系列各種外圍器件提供完整的標準化驅動程序模型，使得驅動程序可以很方便地移植到其他應用中，大大提高驅動程序開發(fā)的效率。 DSP/BIOS 驅動開發(fā)套件 DDK DDK 是 TI 公司用來簡化設備驅動程序開 發(fā)的軟件套件。 GIO 類驅動接口如圖 2 所示。所以，在視頻驅動中，我們采用通用輸入輸出模塊 GIO。另外，在提供了視頻驅動和應用程序之間的視頻數(shù)據(jù)同步機制之后，這種擴展也能夠允許使用一個單獨的調用來 “交換 ”視頻緩沖區(qū)。這種可擴展 API的特性正好可以用在視頻驅動開發(fā)方面。與 SIO/DIO 和 PIP/PIO 不同， GIO 包含內置的 IOM(I/O Manager 輸入輸出管理 )適配層，可以直接與微型驅動進行通信。 PIP/PIO 是基于管道的 I/O 模型，每個管道維護著一個被劃分為多個大小相同的幀的緩沖區(qū)。 其中， SIO 和 PIP 分別需要使用適配器 DIO 和 PIO 來與微型驅動進行通信。這樣，上層的應用程序不直接控制微型驅動，而是使用一個或一個以上的類驅動對其進行微型驅動控制。微型驅動執(zhí)行了所有與底層設備相關的控制和初始化。類驅動層與底層設備無關，執(zhí)行寄存器管理等功能，它包括用戶程序接口 (API)層和一個適配層。同時，因為本設計采用的 基于 DSP的視頻采集與壓縮傳輸系統(tǒng)的設計 第 35 頁 共 83 頁 Flash 地址擴展方式并不是用 FPGA 硬件自動轉換，而是由 DSP 軟件控制 GPIO控制實現(xiàn)，所以在二級 Bootloader 中，必須考慮搬運地址跨頁的情況。二級 Bootloader 要完成兩項功能：第一，把用戶程序搬到指定的地址；第二，跳轉到用戶程序入口。 （ 4） DSP 從 main ( )處開始執(zhí)行應用程序。 （ 2） 從 FLASH 的第 0 頁的前半頁起始地址為 0x90000000 處開始把程序的各個段和數(shù)據(jù)拷貝到指定的存儲器物理地址中。 當應用程序大小不超過 1K 字節(jié)時，只需采用一級 Bootloader。在此期間 , 外部主機通過主機口初始化 CPU 的存儲空間。 （ 2） RAM/FLASH 加載 ： 把外部 ROM/FLASH 中的程序拷貝到地址 0 處，傳輸完成后退出復位狀態(tài)，然后從地址 0 處開始執(zhí)行。 引導裝載程序的設計 DSP 上電后把可執(zhí)行程序加載到 DSP 能訪問的存儲空間，使 DSPs 能夠正 基于 DSP的視頻采集與壓縮傳輸系統(tǒng)的設計 第 34 頁 共 83 頁 確運行的過 程稱為 DSP 的系統(tǒng)引導或者自舉 ， DM642 芯片有 3 種自舉方式（ bootmode）。硬件提取層負責對各個寄存器進行宏定義等，為上層提供了符號接口。作為 CSL 的另一優(yōu)勢，它支持的是完全象征性的寄存器和寄存器空間定義，而不是專門針對于某一芯片的定義，使得代碼非常易于移植到新版本的 TI 的 DSP 芯片上面。基本 資源管理支持許多外圍設備的打開與關閉，這一功能對多通道的外圍尤為適用。包括定義數(shù)據(jù)類型和宏來配置寄存器，定義函數(shù)來執(zhí)行一些外圍設備基本操作。 CSL 提供以下一些功能： （ 1） 標準化的編程模式。它包含一些獨立的模塊，每個模塊與一種外圍相關，同時還有一些模塊提供通用的編程支持，如中斷請求模塊 (IRQ)包含中斷管理的用戶接口， CHIP 模塊允許對芯片進行全局的設置。用戶編寫的 DSP/BIOS 應用程序編譯后與 DSP/BIOS 實時庫鏈接到一起形成目標文件，該目標文件下載到目標 DSP 并開始執(zhí)行，對于 C6000 系列的 DSP，代碼的執(zhí)行順序是由 文件規(guī)定的。 （ 5） 使用軟件仿真器和硬件開發(fā)平臺原型，結合 DSP/BIOS 分析工具測試應用程序，直至程序運行正確且滿足實時性要求。 （ 3） 為應用程序編寫一個框架，可使用 C/C++/匯編語言或這些語言的任意組合。 DSP/BIOS 應用程序的開發(fā)流程包括以下步驟： （ 1） 用 DSP/BIOS 配置工具建立應用程序要用到的對象。用戶可以首先 創(chuàng)建基本的程序框架，使用替代函數(shù)模擬 DSP 算法的 CPU 負載情況來檢驗程序框架的正確性，在這個過程中，用戶可以很容易地改變系統(tǒng)各線程的優(yōu)先級和類型。使用 BIOS 對象編程，由 BIOS 來調度任務，可更合理地利用資源，且在程序運行時，可減少一些動態(tài)對象的建立，加快程序運行。因為 DSP 的一級高速緩存有 32KBytes，其中程序和數(shù)據(jù)各占 16KBytes，二級緩存有 256KBytes，減少了生成代碼的大小，就可有更多的程序運行空間，從而使執(zhí)行效率更高。 （ 2） 減少生成的可執(zhí)行機器代碼的大小。使用 BIOS 的優(yōu)點如下： （ 1） 使用 BIOS 的分析工具，可方便地獲取程序運行情況。 DSP/BIOS 本質上是一種可剪裁的實時內核，在需要多任務調度和同步的實時應用中，能加快開發(fā)，并能達到很好的性能。平臺采用 DSP/BIOS 內核，使用 BIOS 多線程機制，實現(xiàn)了運動圖像的實時處理。 圖 14 系統(tǒng)程序架構 基于 DSP的視頻采集與壓縮傳輸系統(tǒng)的設計 第 31 頁 共 83 頁 DSP/BIOS 實時操作內核與芯片支持庫 CSL DSP/BIOS 的特點 在以 DSP 平臺實現(xiàn)圖像處理的應用開發(fā)一般較復雜。使用這種程序結構層次清晰，移植性和擴展性都很好。 基于 DSP的視頻采集與壓縮傳輸系統(tǒng)的設計 第 30 頁 共 83 頁 4 視頻采集壓縮系統(tǒng)的軟件設計 系統(tǒng)程序框架 DM642 片上有許多外圍接口，系統(tǒng)中也需要許多外圍的 硬件設備，并且上層還有相當復雜的應用程序，本文討論的軟件設計主要涉及引導裝載程序及底層驅動的設計，主要用于驗證硬件平臺的正確性。 TMS320DM642 芯 基于 DSP的視頻采集與壓縮傳輸系統(tǒng)的設計 第 29 頁 共 83 頁 片是一款超強的多媒體處理器，具有很高的集成度和性能。 圖 13 TPS54310 連接電路 本章小結 本章主要討論了用 TMS320DM642 來實現(xiàn)視頻采集監(jiān)控系統(tǒng) 的硬件設計方法。通過兩片 TPS54310 芯片分別提供 + 和 + 電壓。TPS54310 芯片電壓輸入范圍為 ~，最大輸出電流 3A，輸出電壓范圍可調。 基于上述的考慮，視頻采集壓縮系統(tǒng)采用如下的電源轉換芯片。關閉電源控制不僅使電源變換器耗電降到最小，而更重要的是將它所供電的電路都關閉了，可大大地節(jié)省電能。其高達 97%的效率也提高了電池壽命。由于轉換效率很高，因此發(fā)熱很小，這也使得散熱處理得以簡化。 電感型開關式 DCDC 變換器利用了磁場儲能，不論是升壓、獎壓還是兩者同時進行，都可以實現(xiàn)最高的電源轉換效率。 這種特別的調制過程可以保證高達 80%的效率，而且只需外接陶瓷電容。它們能使輸入電壓升高或降低，也可以用于產(chǎn)生負電壓。 LDO 的轉換效率較低，故發(fā)熱量大，但 LDO 在采用線性低壓降技術之后，壓降低，本質上沒有輸出紋波。從基本原理來說，LDO 根據(jù)負載電阻的變化情況來調節(jié)自身的內電阻，從而保證穩(wěn)壓輸出端的電壓不變。 目前常用的電源轉換器主要有：線性低壓降 LDO(Low Drop Output)穩(wěn)壓器、電容電荷泵 DCDC 變換器和 電感型開關模式 DCDC 變換器等等。另外系統(tǒng)視 基于 DSP的視頻采集與壓縮傳輸系統(tǒng)的設計 第 27 頁 共 83 頁 頻 A/D 芯片需要的電壓是 ，系統(tǒng)其他部分的芯片還需要 和 5V 電壓。因此，在加電過程中，應當保證內核電源 CVdd 先加上，最晚也應當與周邊I/O 接口電源 DVdd 同時加。在加電過程中，如果只有內核獲得供電，周邊沒有得到供電，對芯片不會產(chǎn)生任何損害，只是沒有輸入 /輸出能力而已；相反，如果周邊 I/O 接口得到供電而內核退后加電，有可能會導致 DSP 和外圍引腳同時作為輸出端，此時如果雙方輸出的值是相反的，那么兩輸出端就會因反向驅動可能出現(xiàn)大電流，這將影響器件的使用壽命，甚至損壞器件。 TI 公司的TMS320C6000 系列 DSP 需要兩種電源， CVdd 和 DVdd，分別給內核和周邊 I/O接口供電， TMS320DM642 要求內核電壓為 ，周邊 I/O 接口電壓為 。其接口符合 Ether2 和 （ 10Base5,10Base2,10BaseT）標準。 圖 11 TMS320DM642 和 Flash 的接口 基于 DSP的視頻采集與壓縮傳輸系統(tǒng)的設計 第 26 頁 共 83 頁 網(wǎng)絡模塊的設計 RTL8019AS 是一種全雙工即插即用的以太網(wǎng)控制器，它在一塊芯片上集成了RTL8019 內核和一個 16KB 的 SDRAM 存儲器。在兩級 Bootloader 完成系統(tǒng)初始化后，可以通過設置 DM642 的 GPIO 控制寄存器來實現(xiàn)對 Flash 其他頁面的訪問。 CPLD 器件選用 EPM7128AETC 芯片，在 CPLD 內部設計 FLASH 翻頁用的各種寄存器， PA1 PA 20 和 PA21 3 個引腳用于管理 FLASH 存儲器的頁和扇區(qū)。為了解決這一 問題，在 DM642 電路系統(tǒng)中才用 CPLD 器件，把 FLASH 存儲區(qū)的 64 個扇區(qū)劃分為若干個頁，每頁包括多個扇區(qū)。 其主要特點有： ? 僅需 3V 單電源供電便可進行讀、編程和擦除操作； ? 完全支持 JEDEC 單電源 Flash 存儲器標準； ? 支持在系統(tǒng)編程，用戶只需向其命令寄存器寫入標準的微處理器指令，具體 基于 DSP的視頻采集與壓縮傳輸系統(tǒng)的設計 第 25 頁 共 83 頁 ? 編程、擦除操作便由內部電路實現(xiàn)； ? 可對某一扇區(qū)進行操作而不影響其他部分的數(shù)據(jù)； ? 有硬件數(shù)據(jù)保護功能，以防止誤操作。Flash 主要作用是固化程序和保存歷史數(shù)據(jù)，也就是開機后執(zhí)行閃存的程序，并在程序執(zhí)行的過程中實時地保存或修改其內部的數(shù)據(jù)單元。 Flash 存儲器與 EPROM 相比，具有更高的性價比，而且體積較小、功耗低、電可擦寫，使用比較方便， Flash 可直接與 DSP 相接。 FLASH 存儲器也是通過 DM642 的 EMIFA 接口加以擴展，由 DSP 或 CPLD 器件產(chǎn)生 FLASH 芯片需要的邏輯控制。圖中，使用 CE0 引腳產(chǎn)生 SDRAM 芯片的片選信號，即把兩片 HY57V283220T 芯片擴展的片選信 號，即把兩片 HY57V283220T 芯片擴展在 DM642 的 CE0 空間。由于 SDRAM 是在時鐘上升沿對輸入信號進行采樣，數(shù)據(jù)在其它時間的變化不會影響 SDRAM 的工作，因而具有較強的抗干擾能力。 SDRAM 內部設有地址計 數(shù)器，在突發(fā)方式工作時，只需要對 SDRAM 送一次初始地址，即可實現(xiàn)連續(xù)訪問，后續(xù)列地址由 SDRAM 內的列地址計數(shù)器自動提供。這樣隱藏了存儲塊的啟動時間，提高了數(shù)據(jù)傳輸率。在 SDRAM 芯片中，一般有 24 個存儲塊，當一個塊在工作時，其他塊可立即進行讀寫準備 (預充電、運行地址、刷新等 )。 SDRAM 的各種操 作都是通過命令進行控制的，控制命令在時鐘的上升沿有效且只持續(xù)一拍。在 SDRAM 中，所有的輸入、輸出信號都是與時鐘信號同步， SDRAM 在時鐘的上升沿對輸入信號進行采樣并鎖存。 （ 1） SDRAM 基于 DSP的視頻采集與壓縮傳輸系統(tǒng)的設計 第 23 頁 共 83 頁 系統(tǒng)選用的 SDRAM 容量為 4Mbit，數(shù)據(jù)寬度為 32 位，由于 DM642 的 EMIFA數(shù)據(jù)線寬度為 64 位，所以選用兩片 SDRAM 與 DM642 相連接。系統(tǒng)程 序固化在 FLASH 存儲器中，當程序運行時， DM642 把程序和臨時數(shù)據(jù)保存在 SDRAM 中。 DM642 的 64 位 EMIF 根據(jù)地址空間劃分為 4 個部分， CE0CE3，這 4 個部分分別與擴展的片外設備相連。 EMIFA 提供 64 位寬度的外總線數(shù)據(jù)接口， EMIFB 提供 16 位寬度的外總線數(shù)據(jù)接口，最大總線速度為 133MHz。 DM642 有很強的接口能力，不僅具有很高的數(shù)據(jù)吞吐率，而且可以與目前幾乎所有類型的存儲器直接接口，如 pipeline 結構的同步突發(fā)靜態(tài) RAM(SBRAM)，異步器件，包括 SRAM、 ROM 和 FIFO 等，還有外部共享存儲空間的設備。雙向的數(shù)據(jù)通道則由 McASP 來實現(xiàn)，所有的音頻數(shù)據(jù)均由此處交換。 AIC23 編解碼器使用兩個串行通道，一個通道控制編解碼器的內部配置寄存器，另一個用于收發(fā)數(shù)字音頻信號。 圖 ７ 視頻芯片與 DM642 的連接 系統(tǒng)對音頻信號的處理使用 TI 的 TLV320AIC23 音頻編解碼器，模擬的音頻信