【正文】 如圖 31 為同步系統(tǒng)的原理框圖，從圖中可以看到整個系統(tǒng)由 5 個大的模塊組成： 1 個發(fā)送模塊 sender， 4 個相類似的接受模塊（ rec0,rec1,rec2,rec3）。此時，可以判斷初始值同步完成，接收端的偽碼發(fā)生器隨之停止滑動。 在本系統(tǒng)設(shè)計中發(fā)送端偽隨機(jī)碼發(fā)生器和接收端的偽隨機(jī)碼發(fā)生器使用同一個時鐘控制，這樣處理的結(jié)果就是發(fā)端的偽碼與收端的偽碼的相位誤差肯定是整數(shù)個切普，所以本系統(tǒng)中只要進(jìn)行同步的捕獲。解擴(kuò)的時候，接收端的偽隨機(jī)碼發(fā)生器和發(fā)送端的偽隨機(jī)碼發(fā)生器的時鐘同步是至關(guān)重要的。 搜索文檔 ：基于 FPGA 實現(xiàn) CDMA 擴(kuò)頻通信中同步系統(tǒng) 16 第 3 章 系統(tǒng)總體設(shè)計概述 系統(tǒng)總體設(shè)計思路 本同步系統(tǒng)設(shè)計采用的是直接序列擴(kuò)頻調(diào)制系統(tǒng)，即用一數(shù)字偽隨機(jī)序列調(diào)制載波，此序列的切普率甚高，遠(yuǎn)大于原始信號的帶寬。與前面的仿真相比，這種仿真包含的延時信息最為全面、準(zhǔn)確，能較好地反映芯片的實際工作情況。但時序仿真文件必須來自針對具體器件的適配器。設(shè)計耗時短，對硬 件庫、綜合器等沒有任何要求。 圖 26 基于 EDA軟件的 FPGA開發(fā)流程 4. 仿真：就是讓計算機(jī)根據(jù)～定的算法和一定的仿真庫對 EDA 設(shè)計進(jìn)行模擬，以驗證設(shè)計，排除錯誤，它可以完成兩種不同級別的仿真測試。 3. 適配器也稱結(jié)構(gòu)綜合器：是將綜合器產(chǎn)生的網(wǎng)表文件配置于指定目標(biāo)器件中，使之產(chǎn)生最終的下載文件，女 IJEDEC、 Jam格式文件。常用的設(shè)計輸入方法有硬件描述語言文本輸入和原理圖設(shè)計輸入方法。 FPGA 設(shè)計流程包括電路設(shè)計與輸入、功能仿真、綜合、布線后仿真和下板調(diào)試等主要步驟， 如圖 26。最后進(jìn)行時序仿真，以檢查布局布線的線延時和門延時對 設(shè)計帶來的影響。 一個完整的、典型的 EDA 設(shè)計流程是正好相反的自上而下的設(shè)計方法，它首先在系統(tǒng)級對系統(tǒng)進(jìn)行設(shè)計，并進(jìn)行功能模塊的劃分與定義，然后在功能級對各個模塊進(jìn)行描述，并進(jìn)行仿真，以預(yù)測設(shè)計的 J 下確性。 因此本設(shè)計中我采用了 Altera 公司的 Quartus II 軟件進(jìn)行開發(fā)。 Quartus II 包括模塊化的編譯器，其功能模塊有分析／綜合器、適配器、裝配器、時序分析器、設(shè)計輔助模塊、 EDA網(wǎng)表文件生成器和編輯數(shù)據(jù)接口等，可以通過選擇 Sma Compilation 來運行所有的編輯器模塊，也可以通過選擇 Start 單獨運行各個模塊。 Quartus II 是 Altera 提供的 FPGA／ CPLD 開發(fā)集成環(huán)境，是 Altem前一代集成開發(fā)環(huán)境 MAX+plus II 的更新?lián)Q代產(chǎn)品，其界面友好，使用便捷，具有簡單易學(xué)、易用、可視化、集成化設(shè)計環(huán)境等優(yōu)點。 目前主要的 FPGA 廠商有 Xilinx、 Altera、 AMD、 Lattice、 Actel、 Lucent 及 Atmel 等。 可以預(yù)計，隨著 VHDL． 93 標(biāo)準(zhǔn)的廣泛應(yīng)用以及可編程邏輯器件的不斷推出， VHDL 必搜索文檔 ：基于 FPGA 實現(xiàn) CDMA 擴(kuò)頻通信中同步系統(tǒng) 14 將在未來的 EDA 解決方案中發(fā)揮不可替代的作用 。 5. VHDL對設(shè)計的描述具有相對獨立性，設(shè)計者可以不懂硬件的結(jié)構(gòu)，也不必管最終設(shè)計實現(xiàn)的目標(biāo)器件是什么，而進(jìn)行獨立的設(shè)計。應(yīng)用 EDA工具的邏輯優(yōu)化功能，可以自動地把一個綜合后的設(shè)計變成一個更小、更高速的電路系統(tǒng)。 4. 對于用 VHDL完成的一個確定的設(shè)計，可以利用 EDAI 具進(jìn)行邏輯綜合和優(yōu)化，并自動地把 VHDL描述設(shè)計轉(zhuǎn)變?yōu)殚T級網(wǎng)表 (根據(jù)不同的實現(xiàn)芯片 )。 2. VHDL中豐富的仿真語句和庫函數(shù)，使得任何大系統(tǒng)在設(shè)計早期 (設(shè)計尚未完成 )就能查驗設(shè)計系統(tǒng)的功能具有可行性，并隨時可對設(shè)計進(jìn)行仿真模擬。除了含有許多具有硬件特征的語句外， VHDL的語言形式、描述風(fēng)格與句法和一般的計算機(jī)高級語言十分相似?，F(xiàn)在 VHDL作為 IEEE 的工業(yè)標(biāo)準(zhǔn)硬件描述語言，得到了 眾多 EDA 公司的支持，在電子工程領(lǐng)域，己成為事實上的通用硬件描述語言。此后 VHDL在電子設(shè)計領(lǐng)域得到了廣泛的接受，并逐步取代了原來的非標(biāo)準(zhǔn)硬件描述語言。1988 年，美國 Milstd454 規(guī)定所有為美國國防部設(shè)計的 ASIC 產(chǎn)品必須采用 VHDL語言來描述。 系統(tǒng)開發(fā)語言 VHDL簡介 常見的 HDL主要有 VHDL、 Verilog、 HDL、 AHDL、 System Verilog、 ABEL和 SystemC， 其中 VHDL 是隨著可編輯邏輯器件 (PLD)的發(fā)展而發(fā)展起來的一種硬件描述語言。 硬件描述語言和開發(fā)平臺 隨著半導(dǎo)體技術(shù)的迅速發(fā)展，現(xiàn)代電子設(shè)計技術(shù)的核心已日趨轉(zhuǎn)向基于計算機(jī)的電子設(shè)計自動化技術(shù)，即 EDA 技術(shù)。 (3) 在時變信道中實現(xiàn)同步較為困難。 2．主要缺點 (1) 占用信號頻帶寬 ,擴(kuò)頻后的碼序列 (chip)帶寬遠(yuǎn)大于擴(kuò)頻前的信息序列帶寬。抗干擾能力強(qiáng)與低功率密度對于干擾受限系統(tǒng)，將允許接納更多的用戶數(shù)。且對其他通信系統(tǒng)及人體的干擾與影響也小。 (3) 保密性能強(qiáng) ,無論是直擴(kuò)還是跳頻 ,擴(kuò)頻后其頻譜均為近似白噪聲 ,因此具有良好的保密性能。 圖 25 信道容量 C的直觀圖示 擴(kuò)頻通信的主要優(yōu)缺點 1．主要優(yōu)點 (1) 抗干擾能力強(qiáng)且 G越大 ,抗干擾能力越強(qiáng) ,抗白噪聲、抗單頻窄帶干擾、抗人為干擾、抗跟蹤干擾、抗寬帶的等效白噪聲的多址與多徑干擾能力都很強(qiáng)。其中 Shannon（仙農(nóng)）公式指出：可以采用頻帶 F 來換取信噪比，即當(dāng) C 不變時，增加頻帶 F 可以降低接收機(jī)接收的信噪門限值 lg(1+S/N)。即三個參量之間可以互換。 這一公式指出一個限時（ T）、限頻（ F）、限功率（ S）的連續(xù)白色高斯信道，其信道容量可以形象的用三個主要信號參量所決定的體積來表示。 S/N 為功率信噪比 。 擴(kuò)頻通信的基本原理 1. 擴(kuò)頻通信的理論基礎(chǔ) （ 1）由通信原理與信 息論中的著名仙農(nóng)公式 : C=FTlg(1+S/N)(見圖 25) 公式中 F 為限頻帶寬 。 搜索文檔 ：基于 FPGA 實現(xiàn) CDMA 擴(kuò)頻通信中同步系統(tǒng) 12 例如，某擴(kuò)頻通信系統(tǒng)的擴(kuò)頻增益 Gp=33dB,系統(tǒng)損耗 Ls=3Db,接收機(jī)的輸出信噪比(S/N)0≥10dB,則該系統(tǒng)的干擾容限 Mj=20dB。其數(shù)學(xué)表達(dá)方式為 Mj=Gp(Ls+(S/N)0) dB 式中 Mj 為干擾容限， Gp 為擴(kuò)頻增益， Ls 為系統(tǒng)損耗 ,(S/N)0 為接收機(jī)輸出信噪比。例如：W=20MHz, B=10KHz,則 Gp=W/B=2020(33dB),說明這個系統(tǒng)在接收機(jī)的射頻輸入端和基帶濾波器輸出端之間有 33dB 的信噪比增益改善。解擴(kuò)后的信號經(jīng)過一個窄 帶濾波器后，有用的信號被保留，干擾信號被抑制，從而改善了信噪比，提高了抗干擾能力。當(dāng)收到的信號與本地碼相匹配時，所要的信號就會恢復(fù)到其擴(kuò)展之前的原始帶寬。 2. 擴(kuò)頻增益 Gp 和干擾容限 (Mj) （ 1）擴(kuò)頻增益 Gp 在擴(kuò)頻通信系統(tǒng)中，經(jīng)過對信息信號帶寬的擴(kuò)展和解 擴(kuò)處理，獲得了擴(kuò)頻增益 (Gp)。 （ 2） 寬帶通信系統(tǒng)是窄帶系統(tǒng)通過擴(kuò)頻方式來實現(xiàn)的。 若 R?T=F?T≈1 時 ,即當(dāng) R=F,或者 F=2R 時 ,稱為一般窄帶通信系統(tǒng) ,在通常數(shù)字通信系統(tǒng)中 ,移頻、移相均屬于窄帶通信系統(tǒng)。它的主要特征是：擴(kuò)頻前的信息碼元帶寬遠(yuǎn)小于擴(kuò)頻后的擴(kuò)頻碼序列（ chip）的帶寬。 擴(kuò)頻通信技術(shù) 擴(kuò)頻通信的基本概念 擴(kuò)頻碼分多址是數(shù)字移動通信中的一種多址接入方式，特別是在第三代移動通信中，它已成為最主要的多址接入方式。為了把各用戶之間的相互干擾降到最低限度，并且使各個用戶的信號占用相同的帶寬，碼分系統(tǒng)必須與擴(kuò)展頻譜（簡稱擴(kuò)頻）技術(shù)相結(jié)合，使在信道傳輸?shù)男盘査碱l帶極大的展寬（一般達(dá)百倍以上 ），為接收端分離信號完成實際性的準(zhǔn)備。 第三，由碼分多址通信系統(tǒng)的特點，即網(wǎng)內(nèi)所有用戶使用同一載波，各個用戶可以同時發(fā)送或接收信號。用本地碼對到的全部信號進(jìn)行相關(guān)檢測，從中選出所需要的信號。這是 “碼分 ”的基礎(chǔ)。實際上，碼分多址移動通信系統(tǒng)并不是這樣簡單，而是要復(fù)雜得多。 如果要接受用戶 4 的信息數(shù)據(jù)，其工作機(jī)理與上述相同。此時，雖然解調(diào)輸出 R 端的波形是S1~S4 的疊加，但是，因為要接受的是用戶 3 的信息數(shù)據(jù)，本地產(chǎn)生的地址碼與用戶 3 的地址碼相同，經(jīng)過相關(guān)檢測后，用戶 4 所發(fā)出的信號加到采樣、判決電路前的信號是 0，對信號的采樣、判決沒有影響。采樣、判決電路的輸出信號是 r2={1}，是用戶2 所發(fā)出的信息數(shù)據(jù)。如果本地產(chǎn)生的地址碼與用戶 2 的地址碼相同（ Wk=W2），經(jīng)過相乘、積分電路后，產(chǎn)生的波形 J1~J4 如圖 211 所示，即： J1={0},J2={1},J3={0},J4={0} 也就是在采樣、判決電路前的信號是： 0+（ 1） +0+0。在接收端，當(dāng)系統(tǒng)處于同步狀態(tài)和忽略噪聲的影響時，在接收機(jī)中解調(diào)輸出 R 端的波形是 S1~S4 的疊加，如果欲接受某一用戶（例如用戶 2）的信息數(shù)據(jù)，本地產(chǎn)生的地址碼應(yīng)與該用戶的地址碼相同（ Wk=W2）。圖中 d1~dN 分別是 N 個用戶的信息數(shù)據(jù)，其對應(yīng)的地址碼分別為 W1~WN，為了簡明起見，假定系統(tǒng)有 4 個用戶（即 N=4），各自的地址碼為： W1={1,1,1,1}， W2={1， 1,1， 1} W3={1,1， 1， 1}， W4={1， 1， 1,1} （ ） 假設(shè)在某一時刻用戶信息數(shù)據(jù)分別為： d1={1},d2={1},d3={1},d4={1} （ ） 與式（ ）和式（ ）相應(yīng)的波形如圖 24 所示。 ∫ ????(??)????(??)???? = ????(??)??(??)??0 3. 通過 MODEM，去掉載頻，恢復(fù)窄帶信號 。 圖 ， Mi(t)是消息； i=1,2,3,…N ； Pi(t)是擴(kuò)頻函數(shù)； C(t)載頻 ， Gp=(Tm/Tp)=一般 103左右 。 fFDMAftTDMAfCD MAA Co det東華 理工大學(xué) 9 CDMA 通信系統(tǒng)原理圖如下圖 22。 圖 21 三種多址方式 碼分多址技術(shù)基礎(chǔ)原理 在碼分多址通信系統(tǒng)中利用自相關(guān)性很強(qiáng)而互相關(guān)值為 0 或很小的周期性碼序列作為地址碼，與用戶信息數(shù)據(jù)相乘（或模 2 加），經(jīng)過相應(yīng)的信道傳輸后，在接收端以本地產(chǎn)生的已知地址碼為參考，根據(jù)相關(guān)性的差異對收到的所有信號進(jìn)行鑒別，從中將地址碼與本地地址碼一致的信號選出，把不一致的信號除掉（稱之為相關(guān)檢測）。 FDMA、 TDMA、 CDMA三種技術(shù)的直觀圖如下圖 21。在接收端利用碼型的（準(zhǔn)）正交性，通過地址識別（相關(guān)檢測）從混合信號中選擇出相應(yīng)的信號。 時分多址：抗干擾強(qiáng)、頻率利用率高、全網(wǎng)同步、技術(shù)復(fù)雜。 時分多址是發(fā)送端對所發(fā)信號的時間參量進(jìn)行正交分割，形成許多互不重疊的時隙。在接收端利用頻率的正交性，通過頻率選擇（濾波），從混合信號中選出相應(yīng)的信號。 碼分多址（ CDMA）技術(shù)概述 碼分多址技術(shù)的概念 在介紹 CDMA技術(shù)概念前，先回顧一下頻分多址（ FDMA）、時分多址（ TDMA）技術(shù) ,然后引出碼分多址 (CDMA)的概念。 第 8 章 為謝辭和感言。 第 6 章 對整個系統(tǒng)進(jìn)行 了功能仿真，從 波形圖 中可以看到，該系統(tǒng)實現(xiàn)了直接序列擴(kuò)頻通信中信號的收發(fā)， 偽碼同步方案能獲得良好的性能。 第 5 章 闡述了接收端 各個模塊 的具體設(shè)計。 第 3 章 主要介紹偽隨機(jī)碼序列同步系統(tǒng)的總體設(shè)計，重點介紹為隨機(jī)碼序列的相關(guān)檢測 的原理和過程。 東華 理工大學(xué) 7 本論文章節(jié)分為 8 章，每個章節(jié)的內(nèi)容介紹如下： 第 1 章 緒論部分對國內(nèi)外 CDMA 擴(kuò)頻通信技術(shù)的研究水平和發(fā)展趨勢進(jìn)行了概述，介紹了主要研究內(nèi)容以及闡明了課題意義。目前雖然軟件無線電還有很多關(guān)鍵技術(shù)需要突破，但是其在無線通信系統(tǒng)中的應(yīng)用成果也是顯著的，用軟件無線電技術(shù) 來實現(xiàn)擴(kuò)頻系統(tǒng)的研究也一直在繼續(xù)。此外使用軟件下載重新配置移動終端是實現(xiàn)多模式終端操作的有效方法，這也為用戶通過一個移動終端接入多個通信系統(tǒng)的問題提供解決手段。軟件無線電通過使用自適應(yīng)的軟件和靈活的硬件平臺，能夠解 決無線產(chǎn)業(yè)不斷演變和技術(shù)革新帶來的很多問題。采用軟件無線電的概念，即通過軟件加載在一個通用的硬件平臺上實現(xiàn)多種功能，為未來通信網(wǎng)絡(luò)的實現(xiàn)提供了可能的解決方案。雖然從市場的角度考慮，采用一種標(biāo)準(zhǔn)更為經(jīng)濟(jì)，但是亞洲、歐洲和美國之間的競爭決定了未來的移動通信系統(tǒng)很難確定唯一的標(biāo)準(zhǔn)。此外，一種組合 OFDM 和 MCDSCDMA 的調(diào)制方案，即下行鏈路采用 OFDM 而上行鏈路采用 MCDSCDMA，成為 4G 調(diào)制標(biāo)準(zhǔn)的候選方案之一。對這些多載波調(diào)制方案的系統(tǒng)實現(xiàn)、檢測 算法以及誤碼性能都有較詳細(xì)的研究比較。 MC