【正文】 Capacitive Loading: The difference in capacitive loading on traces will cause differences in the clock rise times at the load. This affects the time at which the clock edge crosses the input threshold and results in skew.Trace Length: The amount of time for a signal to propagate down a trace is dependent on the material of the PCB, length of the trace, width of the trace and capacitive loading. Different trace lengths cause different signal propagation times, and hence cause skew.Random thermal noise from crystal, or any other resonating device.Power supply noise N) The Sample Rate of a Frequency Synthesizer determines how often the inputs ate sampled in order to perform phase and frequency correctoin. It is expressed as Fref/Q. The Acquisition /Lock Time of a PLLbased Frequency Synthsizer is the amount of time taken by the Frequency Synthesizer to attain the target frequency after powerup, or after a programmed output frequency change. The Resolution of a PLLbased Frequency Synthesizer is base on the number of bits in the P and Q counter. The Resolution will determine in what size increments the frequency can change. The Deadband of a PLLbased Frequency Synthesizer is the largest phase difference between the reference and the feedback inputs, which will not be corrected by the PLL. Multiple PLLs are needed within a single frequency synthesizer to generate multiple unrelated frequencies. Frequency synthesizers are gaining in popularity as system plexity increases and systems utilize multiple clocks. The term “Clock Generator” is interchangeably used wit “Frequency Synthesizer.” Clock Buffers A Clock Buffer is a device in which the output waveform directly follows the input waveform. The input waveform propagates through the device and is redriven by the output buffers. Hence, such devices have a propahation delay associated with them. In addition, due to the differences between the propagation delay through the device on each inputoutput path, skew will exist on the outputs.Clock Parameters Clock Jitter Jitter can be defined as the deviations in a clocl’s output transitions from their ideal positions. The deviation can either be leading or lagging the ideal position. Hence, jitter is expressed in 177。P/Q The output frequency of the PLL can be expressed asFout=( FrefClock SourcesClock Devices There are a variety of clock drvices available today. Some of them are described below. Crystals A Crystal is a basic piezoelectric quartz crystal. On its own, it cannot generate electrical clocks. It has to be connected to a clock oscillator to get a clock waveform. There are two kinds of crystals。由于TTL器件的電壓在0V到3V之間擺動。在既使用時鐘上升沿也使用時鐘下降沿的系統(tǒng)中，占空比是很重要的。該參數(shù)用百分比表示。近來，隨著低功耗器件的出現(xiàn)，擺動被用于定義頻率變化率。通常在數(shù)字信號的上升沿和下降沿進行“擺動”測量。新晶體的老化速度要高于舊晶體。它通常用ppm/年來表示，而且如不單獨表述的話，可以和穩(wěn)定性指標合在一起。穩(wěn)定性為什么重要？假如在設計時沒有考慮到穩(wěn)定性，可能會導致該設計在整個溫度范圍內處于極限工作狀態(tài)。穩(wěn)定性是指在常溫范圍內工作頻率和常溫標稱頻率之間的差別(ppm)。頻率容差受晶體生產、校準工藝精度控制能力的影響或控制。容差/精度該參數(shù)度量的是器件的工作頻率和標稱頻率（一般是指在常溫下）的接近程度。測量兩路輸出信號間相位偏移的最簡單方法是用雙通道示波器顯示這兩路信號的波形，并測量二者上升沿的時間差。對于15納秒的時鐘同時期而言，1納秒的相位偏移是很重要的。如果沒有正確進行端接，那么這些跡線就會出現(xiàn)電壓反射之類的傳輸線效應，從而導致相位偏移。這將影響時鐘邊沿在何時超過輸入門限電平，從而導致相位偏移。例如，輸入信號的上升時間為1V/ns，那么兩個器件的狀態(tài)切換時刻就會相差500皮秒，這就是相位偏移。導線長度的不同導致信號傳播時間的不同，從而引起相位偏移。電路板設計相位偏移（外部相位偏移）是由下列電路板布線問題造成的相位偏移量。這種不同主要歸因于輸出負載的不同。時鐘驅動器件有緩沖器件和基于鎖相環(huán)的器件兩類。相位偏移出兩部分組成：驅動器件的輸出相位偏移和由于布線導致的電路板設計相位偏移。受抖動影響的常見應用有：個人電腦的主板、圖形卡和通信設備。抖動的成因抖動的成因主要有如下四項:電源噪聲、合成器內部鎖相環(huán)、晶體或其他諧振器件的隨機熱噪聲和晶體振動產生的隨機機械噪聲。對于個人電腦主板和圖形應用，這個數(shù)字通常是10～20微秒。長期抖動是指在“很多”周期范圍內時鐘輸出狀態(tài)轉換位置對理想位置的偏離。它是指在相鄰兩個時鐘邊沿的范圍內時鐘輸出狀態(tài)轉換位置偏離理想位置。這種抖動最難測量，通常需要時序間隔分析儀。抖動可分為如下三類：周期間抖動，周期內抖動和長期抖動。因此，抖動表示為177。時鐘參數(shù) 時鐘抖動 抖動被定義為時鐘輸出的狀態(tài)轉換位置偏離了理想位置。因此，這種器件存在傳播延遲。時鐘緩沖器 時鐘緩沖器是一種輸出波形直接跟隨輸入波形的器件。隨著系統(tǒng)復雜性的提高和系統(tǒng)中多個時鐘的使用，頻率合成器應用越來越普遍。 基于鎖相環(huán)的頻率合成器的死區(qū)是指無法被鎖相環(huán)校正的參考輸入和反饋輸入之間的最大相位差。 基于鎖相環(huán)的頻率合成器的精度是P，Q計數(shù)器的位數(shù)。其表達式為Fref/Q。N)。鎖相環(huán)的輸出頻率可以表示為FOUT=( Fref壓控振蕩器的穩(wěn)態(tài)頻率為Fvco=Fref然后，這些控制信號通過一個電荷泵和一個環(huán)路濾波器產生控制壓控振蕩器的控制電壓。當壓控振蕩器的頻率在參考頻率的一半和兩倍之間時，要進行相位校正；相位校正是微調。鎖相環(huán)校正頻率有兩種方式。圖1 展示了一個鎖相環(huán)的框圖。參考頻率通常是由晶體連到合成器上產生的。在整個頻率范圍內控制電壓和頻率是非線性的關系但在部分范圍是線性的。顯然，隨著溫度穩(wěn)定性的提高，振蕩器的成本也提高了。雙恒溫箱振蕩器含兩個恒溫箱，晶體在內層恒溫箱中，而控制電路和內層恒溫箱又包含在外層恒溫箱中。溫度補償振蕩器包含補償溫度變化的電路，從而抑制了頻率的變化。在要求有高穩(wěn)定的時鐘情況下通常用補償振蕩器。在大多數(shù)要求有時鐘信號的高速數(shù)字系統(tǒng)中，晶體振蕩器是最適合的。晶體振蕩器 晶體振蕩器是一種用晶體做反饋元件的振蕩器。另一種是并聯(lián)諧振晶體可看作高品質因數(shù)的并聯(lián)LC電路。它必須和時鐘振蕩器連在一起才能得到時鐘波形。晶體晶體是一種基本的壓電石英晶體。[11] 魏澤鼎．單片機應用技術與實例．北京：電子工業(yè)出版社，[12] 宗光華、李大寨．多單片機系統(tǒng)與應用技術．北京：北方交通大學出版社,[13] 朱定華、戴汝平．單片微機原理與應用．北京：北方交通大學出版社，[14] 王福端．單片機測控系統(tǒng)設計大全．北京：北京航空航天大學出版社，[15] 李昌禧．智能儀表原理與設計．北京：化學工業(yè)出版社，[16] 盧勝利、胡新宇、程森林．智能儀器設計與實現(xiàn)．重慶：[17] . 北京：北京航空航天大學出版社,1993[18] 戴義保．高精密溫度測量的研究與實現(xiàn)[J]．上海：自動化儀表第2003，24（3）：2427[19] 謝光忠、蔣亞東．溫濕度智能數(shù)據(jù)采集控制系統(tǒng)的研制[J]. 哈爾濱：傳感器技術2000，19（4），2933[20] 劉君華. 現(xiàn)代檢測技術與測試系統(tǒng)設計[M].西安：西安交通大學出版社，1999[21] 求是科技．單片機通信技術與工程實踐．北京：人民郵電出版社，附 錄電路原理圖英文翻譯時鐘信號源時鐘器件現(xiàn)如今有多種多樣的時鐘器件。爭取能夠在此基礎上設計出更先進、功能更強大、結構更簡單的智能化儀器。例如可以通過按鍵更靈活的控制測溫，如果再加上語音播報功能就更加完善了。為今后的學習和工作打下了很好的基礎。通過對硬件電路的設計我對Protel軟件的使用更加熟練，而通過運用Keil進行軟件的設計使我的編程和調試能力也有很大的提高。 本設計主要包括兩大部分：硬件設計部分和軟件設計部分，硬件部分包括了單片機處理模塊、紅外測溫模塊、LED顯示模塊、鍵盤模塊和RS232電平轉換模塊，軟件部分主要包括主程序模塊、紅外測溫程序模塊、LED顯示程序模塊。下圖36是具體的LED顯示程序圖：圖36 LED顯示程序流程圖總 結歷經幾個月的畢業(yè)設計即將結束，回想這段時間收獲頗多。4個8段數(shù)碼管是定時循環(huán)按順序被點亮，由于每次被點亮的時間間隔極短，也由于人眼對光亮的感覺延遲效應，所以在顯示不斷被刷新的同時，人眼不會有閃爍感。 顯示程序模塊在顯示模塊中，我們采用兩片74HC164,4個8段LED數(shù)碼管組成。這就消除了按鍵按下時前沿的抖動對單片機正確判斷按鍵造成的影響。本設計采用軟件方法消除抖動，它通過延時來躲過暫態(tài)抖動過程，執(zhí)行一段10ms的延時程序后，再讀取穩(wěn)定的鍵狀態(tài)。它的程序流程圖如下圖34：圖34 鍵盤掃描程序由于系統(tǒng)采用由機械觸點構成的獨立式按鍵，它存在按鍵開關的抖動問題，這種抖動的暫態(tài)過程大約經過5～10ms的時間，人的肉眼是覺察不到的，但對高速的CPU來說，這個抖動容易影響到單片機對按鍵的正確判斷。 鍵盤掃描程序模塊鍵盤是單片機應用中不可缺少的一部分。因為紅外測溫模塊的數(shù)據(jù)是一位一位地送入單片機的，所以用雙重循環(huán)，內循環(huán)接收一個字節(jié)的數(shù)據(jù)，外循環(huán)接收五個字節(jié)的數(shù)據(jù)。把五個字節(jié)數(shù)據(jù)都讀完后判斷第一個字節(jié)是否為0x4c或0x66并且第五個字節(jié)為0x0d，若是則計算溫度值返回，否則繼續(xù)讀取數(shù)據(jù)。 紅外測溫程序模塊 ，,。再判定是否結束溫度測量，若沒則繼續(xù)測溫