cmos工藝ppt課件(參考版)
2025-05-08 12:05本頁面
【正文】 源 / 漏LLD多 晶 硅 柵源 漏延 伸區(qū) 的注 入多 晶 硅 柵SDE結(jié)深減小趨勢 硅化物自對準(zhǔn)結(jié)構(gòu) 在柵極兩側(cè)形成一定厚度的氧化硅或氮化硅側(cè)墻，然后淀積難熔金屬并和硅反應(yīng)形成硅化物 作用： 減小多晶硅線和源、漏區(qū)的寄生電阻；減小金屬連線與源、漏區(qū)引線孔的接觸電阻 硅 化 物硅 化 物多 晶 硅R CR S ER s i l i c i d e硅化物同時淀積在柵電極上和暴露的源、漏區(qū)上， 因此是自對準(zhǔn)結(jié)構(gòu) 銅互連 銅比鋁的電阻率低 40％左右。 深亞微米 CMOS結(jié)構(gòu)和工藝 深亞微米 CMOS工藝的主要改進(jìn) 解答： 書上 P32 1. 淺溝槽隔離代替 LOCOS隔離 2. 外延雙阱工藝代替單阱工藝 3. 逆向摻雜和環(huán)繞摻雜代替均勻的溝道摻雜 4. 對 NMOS、 PMOS分別采用 n+ 、 p+硅柵 5. 在溝道兩端形成很淺的源漏延伸區(qū) 6. 硅化物自對準(zhǔn)結(jié)構(gòu) 7. 銅互聯(lián)代替鋁互聯(lián) 問：深亞微米 CMOS工藝的主要改進(jìn)是什么？ 淺溝槽隔離 常規(guī) CMOS工藝中的 LOCOS隔離的缺點 表面有較大的不平整度 鳥嘴使實際有源區(qū)面積減小 高溫氧化熱應(yīng)力也會對硅片造成損傷和變形 淺溝槽隔離的優(yōu)勢 占用的面積小，有利于提高集成密度 不會形成鳥嘴 用 CVD淀積絕緣層從而減少了高溫過程 深亞微米 CMOS工藝中淺溝槽隔離 (STI)代替 LOCOS隔離的原因 ? 淺溝槽隔離（ STI） P 型 襯 底P 型 襯 底S T I淺 槽隔 離P 型 襯 底S T I光刻膠 氮化硅 （ a） （ b） （ c） （ d） 外延雙阱工藝 常規(guī)單阱 CMOS工藝，阱區(qū)濃度較高，使阱內(nèi)的器件有較大的襯偏系數(shù)和源、漏區(qū) pn結(jié)電容 采用外延雙阱工藝的好處 由于外延層電阻率很高，可以分別根據(jù) NMOS和 PMOS性能優(yōu)化要求選擇適當(dāng)?shù)?n阱和 p阱濃度 做在阱內(nèi)的器件可以減少受到 α 粒子輻射的影響 外延襯底有助于抑制
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1