【正文】
時間的倉促及自身專業(yè)水平的不足,整篇論文肯定存在尚未發(fā)現(xiàn)的缺點和錯誤。寫作畢業(yè)論文是一次再系統(tǒng)學(xué)習(xí)的過程,畢業(yè)論文的完成,同樣也意味著新的學(xué)習(xí)生活的開始。致 謝通過這一階段的努力,我的畢業(yè)論文《LED點陣動畫顯示控制的VHDL程序?qū)崿F(xiàn)》終于完成了,這意味著大學(xué)生活即將結(jié)束。從不知道如何寫畢業(yè)論文,到順利完成本次畢業(yè)設(shè)計,這給了我很大的信心,讓我了解專業(yè)知識的同時也對本專業(yè)的發(fā)展前景充滿了信心。方案的選擇、VHDL語言的程序設(shè)計、動畫顯示的設(shè)計、系統(tǒng)最后的調(diào)試以及仿真,我都隨著設(shè)計的不斷深入而不斷熟悉并學(xué)會應(yīng)用。本設(shè)計是通過對VHDL語言的編程來控制FPGA,然后再通過FPGA控制1616LED點陣來實現(xiàn)漢字動畫顯示。 RTL電路圖程序調(diào)試的時候,要將整個系統(tǒng)程序分成不同的功能塊進行調(diào)試,最后再加以整合。 仿真波形輸出Quartus II可以實現(xiàn)硬件描述語言或網(wǎng)表文件對應(yīng)的RTL電路圖的生成。選中Run simulation until all vector stimuli 全程仿真。 選擇仿真控制仿真器參數(shù)設(shè)置。(1)新建一個矢量波形文件,同時打開波形編輯器。 設(shè)置閑置引腳狀態(tài) 全程編譯設(shè)置好前面的內(nèi)容之后,就可以進行編譯了。 在General項中選中autorestart configuration after error,使對FPGA的配置失敗后能自動重新配置,并加入JTAG用戶編碼。settings命令,彈出settings對話框,選擇目標(biāo)芯片為EP2C5T144C8。利用new preject wizard 工具創(chuàng)建一個工程,工程名為ledarray,頂層文件實體名為Quartus平臺與Cadence、ExemplarLogic、 MentorGraphics、Synopsys和Synplicity等EDA供應(yīng)商的開發(fā)工具相兼容。Altera在Quartus II 中包含了許多諸如SignalTap II、Chip Editor和RTL Viewer的設(shè)計輔助工具,集成了SOPC和HardCopy設(shè)計流程,并且繼承了Maxplus II 友好的圖形界面及簡便的使用方法。對第三方EDA工具的良好支持也使用戶可以在設(shè)計流程的各個階段使用熟悉的第三方EDA工具。Quartus II 是Altera公司的綜合性PLD開發(fā)軟件,支持原理圖、VHDL、VerilogHDL以及AHDL(Altera Hardware Description Language)等多種設(shè)計輸入形式,內(nèi)嵌自有的綜合器以及仿真器,可以完成從設(shè)計輸入到硬件配置的完整PLD設(shè)計流程。high)then x=0; else x=x+1; end if; end if; end if; end if;end process;此進程根據(jù)定義的信號n來控制x遞增的速度,n由外部的按鍵控制。)then tx:=0; x=0; elsif(rising_edge(clk_scan))then if(flag_scan=39。 end if。 when 1110=keyr=1001111111100011。 when 1010=keyr=1111100000010111。 when 0110=keyr=1101011111000011。 when 0010=keyr=1010001110011011。 when others=keyc=0000000000000000。 when 1100=keyc=0001000000000000。 when 1000=keyc=0000000100000000。 when 0100=keyc=0000000000010000。 process(cdount,s) begin case cdount is 列掃描頻率 when 0000=keyc=0000000000000001。 else cdount=0000。 S=S+1。 then 上升沿 dount=dount+1。n的范圍為0~7代表了漢字的不同的滾動速度。只讀存儲器ROM中鏈?zhǔn)降拇娣帕巳舾蓚€漢字的點陣信息,“滑窗”在這若干個漢字點陣信息上面滑動,我們通過“滑窗”看到的就是漢字的滾動顯示。重復(fù)上述過程不斷修改ROM的地址區(qū)間的起始地址,轉(zhuǎn)向下一幅畫面的數(shù)據(jù)傳送和顯示。 以這種方式將若干個漢字的數(shù)據(jù)貯存在存貯器內(nèi),就完成了圖像數(shù)據(jù)庫的建立工作。 漢字的存儲用動態(tài)分時掃描技術(shù)使LED點陣模塊顯示圖像,需要進行兩步工作。應(yīng)用時限流電阻可以放在X軸或Y軸。但是方案二中對數(shù)組的處理部分對FPGA芯片的資源消耗太大。動態(tài)顯示 方案二的原理框圖更新數(shù)組數(shù)據(jù)二維數(shù)組 方案比較方案一很容易實現(xiàn),而且占用FPGA的資源較少。具體方法是,將1616數(shù)組的顯示模塊的行輸入端與FPGA內(nèi)的只讀存儲器ROM的16位數(shù)據(jù)輸出端口相連;16個列控制端與一個416譯碼器A的輸出相連;而譯碼器A的輸入端和片選信號又與