基于verilog的fpga的電子密碼鎖的設(shè)計(jì)-wenkub.com
2024-11-04 05:27 本頁(yè)面
【正文】 b1001 : seg=739。 //7 439。b1111101。b0101 : seg=739。 //3 439。b1011011。b0001 : seg=739。 endcase end ////////////seg yima///////////////////////對(duì)密碼進(jìn)行譯碼顯示 always (seg0) begin case(seg0) 439。 339。 endcase end ///////////////xuanshu////////////////////選 擇每一個(gè)數(shù)碼管要顯示的數(shù)為密碼的高到低位 always (digyi) begin case(digyi) 339。b11111011。b001: dig=839。 end end //////////////yima//////////////選擇哪一個(gè)數(shù)碼管來(lái)顯示 always (digyi) begin case(digyi) 339。 end else begin clk0_div = 0。b1010。key=439。b1000。 end else if(!threeamp。amp。!change) begin key_pressed_flag=1。key=439。b0100。 end else if(!fouramp。amp。change) begin key_pressed_flag=1。key=439。b0000。 end else if(!zeroamp。 else if(main_state==pass||main_state==alarm) try_count=0。 default: password=password。 else if(!zero||!one||!two||!three||!four) case(sub_state) first: password[15:12]=key。 correct=0。amp。 endcase else next_sub_state=sub_state。 third: next_sub_state=fourth。 else sub_state=next_sub_state。 end //鎖 pass 以后計(jì)數(shù)開(kāi)始，當(dāng)規(guī)定的時(shí)間到達(dá)后自動(dòng)上鎖，并進(jìn)入 waits 狀態(tài) //pass 定時(shí)器 always(posedge clk1 or negedge resetb) begin if(!resetb) pass_count=0。b00000000。b00000001。b00000000。b00000000。 else main_state=next_state。 alarm: if(alarm_count[10]==1)// 由 alarm 轉(zhuǎn)換到 waits 的條件 next_state=waits。try_count==1) next_state=alarm。 end else begin clk1 = 0。 reg correct。 //通過(guò)計(jì)時(shí)寄存器 reg [7:0]pass_count。b001, third=339。 reg [2:0]next_sub_state。b001, pass=339。 // RXFall1=RXFall。 // RXFall1=RXFall。 // RXFall1=RXFall。 // RXFall1=RXFall。 // RXFall1=RXFall。//盛放密碼的參數(shù) reg [15:0] password。 reg [7:0] alarmed。 reg clk1。/////////////weixuan reg [3:0] seg0。 reg RXBuf0,RXBuf1,RXBuf2,RXBuf3,RXBuf4。 //輸出信號(hào) output [7:0] seg。 input yes。 可以看到，在復(fù)位以后，輸入第 1， 2， 3， 4個(gè)密碼（依次為 1111）后， passed 變成高電平 當(dāng)過(guò)了一定的時(shí)間后， passed 變成低電平，重新計(jì)入鍵盤(pán)讀入值，進(jìn)行下一輪的密碼辨別。b1001, zero=439。b0101, six=439。 四、程序仿真 下前面的輸入 cmd 的編碼： //輸入的數(shù)字編碼 0~9， enter， cancel one=439。當(dāng)次有效狀態(tài)機(jī)（即密碼輸入的狀態(tài)機(jī)）發(fā)生轉(zhuǎn)換并且有密碼輸入時(shí)，程序會(huì)記錄下輸入的密碼在寄存器的其中 4 位里面，最后次有效狀態(tài)轉(zhuǎn)換到確認(rèn)密碼的狀態(tài)時(shí)，會(huì)將記錄下的密碼與固化在鎖內(nèi)的密碼進(jìn)行對(duì)比，正確即將主狀態(tài)機(jī)轉(zhuǎn)換到通過(guò)階段，錯(cuò)誤則將狀態(tài)機(jī)轉(zhuǎn)換到報(bào)警階段。最后兩位按鍵設(shè)定為確認(rèn)輸入按鍵和復(fù)位按鍵。 采用一位獨(dú)熱編碼，雖然多用了觸發(fā)器，當(dāng)可以有效節(jié)省和簡(jiǎn)化組合電路。 圖 主有效狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)換圖 其中當(dāng)密碼輸入時(shí)又可包括以下?tīng)顟B(tài)，正常輸入狀態(tài)、異常輸入狀態(tài)（包括命令狀態(tài)）、輸入確認(rèn)狀態(tài)。狀態(tài)機(jī)的下一個(gè)狀態(tài)及輸出，不僅與輸入信號(hào)有關(guān)，而且還有寄存器當(dāng)前所處的狀態(tài)有關(guān)。然后對(duì)所有狀態(tài)給出一個(gè)狀態(tài)編碼，比如為狀態(tài) S0 賦予編碼 00，為狀態(tài) S1 賦予編碼 01，為狀態(tài) S2 賦予編碼 10，為狀態(tài) S3 賦予編碼 11。密碼長(zhǎng)度為四位，并且固化在鎖內(nèi)，輸入正確密碼后，按確認(rèn)鍵即可開(kāi)門(mén)，本系統(tǒng)設(shè)置為 LED D7 燈亮。 VHDL language。
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1