vhdl語言的出租車計費器設(shè)計畢業(yè)設(shè)計-資料下載頁
2025-07-11 08:20本頁面
【導(dǎo)讀】隨著電子科學(xué)技術(shù)的不斷發(fā)展，特別是集成電路的迅猛發(fā)展，電子設(shè)計。自動化已經(jīng)成為主要的設(shè)計手段。隨著EDA技術(shù)的大力發(fā)展，F(xiàn)PGA等數(shù)字可編程器。雜的功能，且運用EDA軟件可方便的在計算機(jī)上實現(xiàn)設(shè)計與仿真。分落伍的數(shù)字元元件。傳統(tǒng)的手工設(shè)計過程已經(jīng)被先進(jìn)的電子設(shè)計自動化工具所代替。計需求，才能縮短設(shè)計周期以滿足設(shè)計對集成電路系統(tǒng)日益急迫的需求。尋求更新的，功能更強(qiáng)大，性能更穩(wěn)定，價錢更低廉的新型出租車計費器。編程邏輯器件的出現(xiàn)，VHDL硬件描述語言的出現(xiàn)，使得這一切成為可能。適應(yīng)目前出租車市場需求的出租車計費器，以解決目前出租車計費器存在的一系列問題。收50%的車費，車停止不計費。從目前的EDA技術(shù)來看，其發(fā)展趨勢是政府重視、使用普及、應(yīng)用。結(jié)構(gòu)體用于描述系統(tǒng)的行為，系統(tǒng)數(shù)據(jù)的流程或系統(tǒng)組織結(jié)構(gòu)形式。VHDL語言的編譯環(huán)境有不同的版本，我們應(yīng)用的是Altera公司的Maxplus軟件，
【正文】 SIGNAL A:STD_LOGIC_VECTOR(3 DOWNTO 0)。 BEGIN P1:PROCESS(CLK2) VARIABLE SQ :STD_LOGIC_VECTOR(1 DOWNTO 0)。 BEGIN VHDL 語言的出租車計費器設(shè)計 22 IF CLK239。EVENT AND CLK2=39。139。 THEN IF SQ=10 THEN SQ:=00。 //位選信號， 13位循環(huán) ELSE SQ:=SQ+1。 END IF。 END IF。 CNT4=SQ。 END PROCESS P1。 P2: PROCESS (CNT4) BEGIN CASE CNT4 IS WHEN 00 =BT=001。A=DI1。 WHEN 01=BT=010。A=DI2。 WHEN 10=BT=100。A=DI3。 WHEN 11=BT=100。A=1111。 WHEN OTHERS =NULL。 END CASE。 END PROCESS P2。 P3:PROCESS(A) BEGIN CASE A IS //根據(jù) A的值，顯示 0～ 9 WHEN 0000=SG=0111111。 //數(shù)碼管顯示數(shù)字 0 WHEN 0001=SG=0000110。 //數(shù)碼管顯示數(shù)字 1 WHEN 0010=SG=1011011。 //數(shù)碼管顯示數(shù)字 2 WHEN 0011=SG=1001111。 //顯示數(shù)字 3 WHEN 0100=SG=1100110。 //顯示數(shù)字 4 WHEN 0101=SG=1101101。 //顯示數(shù)字 5 WHEN 0110=SG=1111101。 //顯示數(shù)字 6 WHEN 0111=SG=0000111。 //顯示數(shù)字 7 WHEN 1000=SG=1111111。 //顯示數(shù)字 8 VHDL 語言的出租車計費器設(shè)計 23 WHEN 1001=SG=1101111。 //顯示數(shù)字 9 WHEN OTHERS=NULL。 END CASE。 END PROCESS P3。 END ONE 。 附錄 6： 模塊 TAXI // 程序名稱： TAXI // 程序功能：該模塊為最終的頂層模塊。 // 程序作者 ：金人佼 // 最后修改日期 ： LIBRARY IEEE。 LIBRARY IEEE。 USE 。 ENTITY TAXI IS PORT(T_CLK0:IN STD_LOGIC。 T_CLK1:IN STD_LOGIC。 T_CLK2:IN STD_LOGIC。 T_JS :IN STD_LOGIC。 T_ENABLE:IN STD_LOGIC。 T_CLR:IN STD_LOGIC。 T_STO:IN STD_LOGIC。 T_BT: OUT STD_LOGIC_VECTOR(2 DOWNTO 0)。 T_SG: OUT STD_LOGIC_VECTOR(6 DOWNTO 0))。 END TAXI。 ARCHITECTURE STRUC OF TAXI IS //頂層模塊設(shè)計 VHDL 語言的出租車計費器設(shè)計 24 COMPONENT MS PORT(CK0:IN STD_LOGIC。 CK1:IN STD_LOGIC。 JS:IN STD_LOGIC。 CLK_OUT:OUT STD_LOGIC)。 END COMPONENT。 COMPONENT SOUT PORT(CLK:IN STD_LOGIC。 ENABLE:IN STD_LOGIC。 STO :IN STD_LOGIC。 CLR:IN STD_LOGIC。 ST:OUT STD_LOGIC_VECTOR(1 DOWNTO 0))。 END COMPONENT。 COMPONENT PULSE PORT(CLK0:IN STD_LOGIC。 FOUT:OUT STD_LOGIC)。 END COMPONENT。 COMPONENT COUNTER PORT(CLK_DIV:IN STD_LOGIC。 CLR1:IN STD_LOGIC。 SI:IN STD_LOGIC_VECTOR(1 DOWNTO 0)。 C1:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。 C2:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。 C3:OUT STD_LOGIC_VECTOR(3 DOWNTO 0))。 END COMPONENT。 COMPONENT SCAN_LED PORT(DI1:IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 DI2:IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 DI3:IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 VHDL 語言的出租車計費器設(shè)計 25 CLK2:IN STD_LOGIC。 SG:OUT STD_LOGIC_VECTOR(6 DOWNTO 0)。 BT:OUT STD_LOGIC_VECTOR(2 DOWNTO 0))。 END COMPONENT。 SIGNAL L_CLK: STD_LOGIC。 SIGNAL L_FOUT:STD_LOGIC。 SIGNAL L_ST:STD_LOGIC_VECTOR(1 DOWNTO 0)。 SIGNAL L_C1:STD_LOGIC_VECTOR(3 DOWNTO 0)。 SIGNAL L_C2:STD_LOGIC_VECTOR(3 DOWNTO 0)。 SIGNAL L_C3:STD_LOGIC_VECTOR(3 DOWNTO 0)。 BEGIN //元件例化 U0:MS PORT MAP(CK0=T_CLK0,CK1=T_CLK1,JS=T_JS,CLK_OUT=L_CLK)。 U1:SOUT PORT MAP(CLK=L_CLK,ENABLE=T_ENABLE,CLR=T_CLR,STO=T_STO,ST=L_ST)。 U2:PULSE PORT MAP(CLK0=L_CLK,FOUT=L_FOUT)。 U3:COUNTER PORT MAP(CLR1=T_CLR,SI=L_ST,CLK_DIV=L_FOUT,C3=L_C3,C2=L_C2,C1=L_C1)。 U4:SCAN_LED PORT MAP(CLK2=T_CLK2,DI3=L_C3,DI2=L_C2,DI1=L_C1,BT=T_BT,SG=T_SG)。 END STRUC。 END ONE。 VHDL 語言的出租車計費器設(shè)計 26 結(jié)束
研究報告相關(guān)推薦
鄂ICP備17016276號-1