5微電子概論—集成電路設(shè)計(jì)(24頁(yè))-資料下載頁(yè)
2025-04-24 15:02本頁(yè)面
【導(dǎo)讀】集成電路設(shè)計(jì)的特點(diǎn)。集成電路設(shè)計(jì)流程。專(zhuān)用集成電路設(shè)計(jì)。幾種設(shè)計(jì)方法的比較。地由這一級(jí)設(shè)計(jì)出的單元逐級(jí)組織起復(fù)雜的系統(tǒng)。所謂模塊化設(shè)計(jì)，是將電路分成不同模塊進(jìn)行設(shè)計(jì)，后集成為整個(gè)電路，完成所需的功能。正向設(shè)計(jì)的三個(gè)階段：?驟，每一層版圖用不同的圖案來(lái)表示。將模塊安置在芯片的適當(dāng)位置，滿(mǎn)足一定目標(biāo)函數(shù)。塊的位置，使芯片面積盡量小。形狀、層次）百分之百完成連線(xiàn)。連線(xiàn)長(zhǎng)度、保證布通率。POSTSIM：后仿真（提取實(shí)際版圖參數(shù)、電阻、電容，生成帶寄生量的器件級(jí)網(wǎng)表，版圖設(shè)計(jì)時(shí)采用人工設(shè)計(jì)，對(duì)每個(gè)器件進(jìn)行優(yōu)化，設(shè)計(jì)周期長(zhǎng)，設(shè)計(jì)成本高，適用于性能要求極高或
【正文】 + + + + + ? ? ? ? ? ? ? 設(shè)計(jì)出錯(cuò)率 + + + + ? ? ? ? ? ? ? ? ? ? 重新設(shè)計(jì)的可能性 ? ? ? ? ? + + + + + 可測(cè)性 ? ? ? ? ? ? ++ ? + + 設(shè)計(jì)效率 ? ? ? ? ? ? ? ? ? + + + + 適合批量 105 105 104 104 1 02? 103 103 102 ? 導(dǎo)論 ? 集成電路設(shè)計(jì)的特點(diǎn) ? 集成電路設(shè)計(jì)流程 ? 版圖設(shè)計(jì) ? 全定制設(shè)計(jì)方法 ? 半定制設(shè)計(jì)方法 ? 標(biāo)準(zhǔn)單元設(shè)計(jì)方法 ? 可編程邏輯設(shè)計(jì)方法 ? 幾種設(shè)計(jì)方法的比較 ? 可測(cè)性設(shè)計(jì) ? 導(dǎo)論 ? 集成電路設(shè)計(jì)的特點(diǎn) ? 集成電路設(shè)計(jì)流程 ? 版圖設(shè)計(jì) ? 全定制設(shè)計(jì)方法 ? 半定制設(shè)計(jì)方法 ? 標(biāo)準(zhǔn)單元設(shè)計(jì)方法 ? 可編程邏輯設(shè)計(jì)方法 ? 幾種設(shè)計(jì)方法的比較 ? 可測(cè)性設(shè)計(jì) ?什么是集成電路測(cè)試？ 對(duì)制造出的電路進(jìn)行功能和性能檢測(cè)，檢測(cè)并定位出電路的故障，用盡可能短的時(shí)間挑選出合格芯片。 ?什么是可測(cè)性設(shè)計(jì) ？ 在盡可能少地增加附加引線(xiàn)腳和附加電路 ， 并使芯片性能損失最小的情況下 ， 滿(mǎn)足電路可控制性和可觀察性的要求 ? 可控制：從輸入端將芯片內(nèi)部邏輯電路置于指定狀態(tài) ? 可觀察：直接或間接地從外部觀察內(nèi)部電路的狀態(tài) 第六章 集成電路設(shè)計(jì) ? 導(dǎo)論 ? 集成電路設(shè)計(jì)的特點(diǎn) ? 集成電路設(shè)計(jì)流程 ? 版圖設(shè)計(jì) ? 全定制設(shè)計(jì)方法 ? 半定制設(shè)計(jì)方法 ? 標(biāo)準(zhǔn)單元設(shè)計(jì)方法 ? 可編程邏輯設(shè)計(jì)方法 ? 幾種設(shè)計(jì)方法的比較 ? 可測(cè)性設(shè)計(jì) 總結(jié)： ?集成電路設(shè)計(jì)特點(diǎn) ?集成電路設(shè)計(jì)流程 ?全定制設(shè)計(jì)方法 ?專(zhuān)用集成電路設(shè)計(jì)方法 ?標(biāo)準(zhǔn)單元設(shè)計(jì)方法 ?可編程邏輯設(shè)計(jì)方法 ?可測(cè)性設(shè)計(jì)技術(shù) 第六章 集成電路設(shè)計(jì) ? 導(dǎo)論 ? 集成電路設(shè)計(jì)的特點(diǎn) ? 集成電路設(shè)計(jì)流程 ? 版圖設(shè)計(jì) ? 全定制設(shè)計(jì)方法 ? 半定制設(shè)計(jì)方法 ? 標(biāo)準(zhǔn)單元設(shè)計(jì)方法 ? 可編程邏輯設(shè)計(jì)方法 ? 幾種設(shè)計(jì)方法的比較 ? 可測(cè)性設(shè)計(jì) 作業(yè)： CMOS反相器的版圖 基于分層設(shè)計(jì)思想，采用 topdown設(shè)計(jì)過(guò)程，主要包括哪 3個(gè)設(shè)計(jì)階段？ PAL、 PLA、 GAL的基本概念及各自?xún)?yōu)缺點(diǎn) 專(zhuān)用集成電路設(shè)計(jì)方法包括哪些具體的設(shè)計(jì)方法？ 簡(jiǎn)述全定制、半定制、定制、可編程邏輯電路設(shè)計(jì)方法的區(qū)別 什么是可測(cè)性設(shè)計(jì)技術(shù)？ 第六章 集成電路設(shè)計(jì)
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1