【導(dǎo)讀】成的一門新技術(shù)。采用EDA技術(shù)進行電子設(shè)計，可使整個系統(tǒng)大部分集成在一個芯片上，從。而達到體積小、功耗低、系統(tǒng)穩(wěn)定、可靠的特點。個數(shù)字檢測系統(tǒng)，實現(xiàn)對溫度的檢測和時間的顯示。[1]包明，趙明富，陳渝光．EDA技術(shù)與數(shù)字系統(tǒng)設(shè)計[M]．北京：北京航空航天大學出版社，[6]劉亮.先進傳感器及其應(yīng)用[M].北京：化學工業(yè)出版社，2020.程的物理量進行精確檢測。的精確測量越來越受到人們的重視。現(xiàn)對溫度的檢測并且同時顯示時間，另外還帶有一個蜂鳴器作為鬧鈴。該溫度檢測系統(tǒng)既有高精度，高穩(wěn)定性、抗干擾性強,應(yīng)用范圍廣等優(yōu)點，又提高了測量的自動化水平，同時具有較高的性價比。儀表具有較高的應(yīng)用價值和廣泛的應(yīng)用前景。VHDL作為IEEE標準的硬件描述語言和EDA的。重要組成部分，在電子設(shè)計的存檔、程序模塊的移植、ASIC設(shè)計源程序的交付，成為新一代EDA解決方案中的首選。因此，VHDL的應(yīng)用必將成為當前以及未來。1987年底，VHDL被IEEE和美國國防部確認為標準硬件描述

　　

【正文】 筆畫段獨占一個輸出口， CPU 把要顯示的字形碼送到輸出口上，顯示字符直到選出另外一個字形碼。靜態(tài)顯示法顯示穩(wěn)定、亮度大，節(jié)約 CPU 時間。但占有較多 I/O 口，硬件成本高。動態(tài)掃描顯示法是把所有數(shù)碼管的筆畫段，接到一組輸出口上，公共端則接在另外的輸出口上，用一個頻率足夠高掃描 信號將各個數(shù)碼管逐個點亮，由于人眼的“視覺暫留”看起來仍是連續(xù)穩(wěn)定的。不僅降低顯示部分成本，也大大簡化了接口的連線結(jié)構(gòu)，易于編程。本設(shè)計中數(shù)碼管采取動態(tài)掃描顯示法。圖 。 圖 四位數(shù)碼管顯示 鍵盤 鍵盤是電子鐘的一個很重要的組成部分。雖然 CPLD 可以準確通過分頻得到分秒，小時，但是當電子鐘剛開始工作時其初始時間都是零，所以需要我們?yōu)樗O(shè)置一個初值。當然，為了方便使用者我們也要把鍵盤盡可能的設(shè)計得簡單實用。 所以我采用了 15 的一組鍵盤。所有的鍵盤都采取共陰。也就是說我 將五個鍵盤的一端都接到低電平上，另外一端分別接到 CPLD 的 I/O 口上。通過 CPLD的 I/O 口不斷檢測是否變?yōu)榈碗娖?。如果變成低電平就說明有按鍵按下。鍵盤電路如下圖 所示： 圖 鍵盤電路 在 按鍵閉合、斷開過程中，由于機械觸點的彈性作用，在閉合和斷開瞬間均有抖動現(xiàn)象。抖動時間的長短與開關(guān)的機械特性有關(guān)，一般為 5～ 10ms。抖動問題不解決就會引起對閉合鍵的錯誤認識。 為了克服按鍵觸點機械抖動所致的檢測誤判，必須采取去抖動措施。這一點可從硬件、軟件兩方面予以考慮。當鍵數(shù)較少時，可 采用硬件去抖，而當鍵數(shù)較多時，采用軟件去抖 [8]。 軟件消除抖動方案： 可用延時的方法，即檢測到有鍵按下時，執(zhí)行一個 20ms 的延時程序后再確認該鍵電平是否仍保持閉合狀態(tài)電平，如保持則確認為真正鍵按下狀態(tài)，從而消除了抖動影響。 同理，在檢測到有鍵釋放后，也應(yīng)采用相同的步驟進行確認，從而可消除抖動的影響。由于此次畢業(yè)設(shè)計使用的是大規(guī)模集成芯片，且設(shè)計要求盡量使用軟件代替硬件，所以采用軟件方法進行消抖是最佳。 5 軟件設(shè)計 電子鐘模塊 對有源晶振的時鐘信號進行分頻后得到數(shù)碼管動態(tài)掃描的時鐘信號。用 軟件設(shè)計一個時鐘周期為 1 秒的分頻時鐘信號，作為秒時鐘的產(chǎn)生電路。然后用計數(shù)器計數(shù)分別得出小時和分鐘。當小時計數(shù)達到 24 小時時，顯示“ 00 00”，同時蜂鳴器報警。主程序流程圖如圖 所示： 初 始 化開 始 計 數(shù)秒 個 位 = 9秒 個 位 清 0 十 位 加 一秒 十 位 等 于 5秒 清 0 分 個 位 加 一分 十 位 等 于 5分 個 位 清 0 十 位 加 一小 時 小 于 2 4分 個 位 等 于 9分 清 0 小 時 個 位 加 1報 警YNNYNYYNN 圖 電子時鐘流程圖 除抖動電路與微分電路組合設(shè)計 思路 如下： Ⅰ、 以 SAMPLE 取樣頻率 (125Hz),由計數(shù)器取出并作微分后，得到 8ms 周期的脈沖波形。 Ⅱ、 以 Debunce 的程序方塊用于消除彈跳。 Ⅲ、對于微分電路， DLY 這個被微分的信號是由上 級的消除彈跳方塊輸出而來，最后微分結(jié)果可由 DIFF 或 DIF_OUT 取得。 溫度檢測模塊 P or tP or tP or tP or tP or tP or tP or tP or tP or tP or tP or tP or tP or tP or tP or tP or tP or tP or tP or tP or tP or tP or tP or tP or tP or tP or tP or tP or td ou t 1[ 0 7 ]d ou t 2[ 0 7 ] 運算與轉(zhuǎn)換模塊P or ts e g [ 0 7]d ou t 1[ 0 8 ]cpd i n 3 [ 1 1 0 ] 顯示模塊cpcsrdwri n t e rd ou t 1[ 0 7 ]d ou t 1[ 0 7 ] 控制模塊 圖 CPLD 各功能模塊邏輯圖 在溫度檢測中最主要的兩個步驟就是控制 ADC0804進行數(shù)模轉(zhuǎn)換和控制顯示。在這個模塊中，結(jié)合 ADC0804的工作時序?qū)?shù)據(jù)轉(zhuǎn)換與接收動作劃分為若干步驟，即狀態(tài)，運用狀態(tài)機電路設(shè)計法定義各狀態(tài)，并完成各狀態(tài)間轉(zhuǎn)換的控制，使用的主要命令是： PROCESS加 CASE? WHEN語句 [9]，結(jié)構(gòu)為： PROCESS(? ,xy， ? ) BEGIN CASE xy IS WHEN SO= ? ? WHEN S1= … … WHEN OTHERS= … … END CASE； END PEOCES … … 本設(shè)計中所選用的溫度傳感器 AD590是電流輸出型，在一定溫度下相當于一個恒流源。 AD590產(chǎn)生的電流與絕對溫度成正比，溫度每增加 1℃ ，其電流增加 1A ，溫度與電流關(guān)系見表 51。 表 51 AD590溫度與電流關(guān)系 攝氏溫度 T（℃） AD590 電流 I（ mA） 經(jīng) 1kΩ 電壓 U（ mV） 0 10 200 250 600 1000 表中經(jīng) 1kΩ 產(chǎn)生的電壓將接至 AD0804的 Uin(+)腳。由表 51可見， 0℃ 時的AD590電流在 1kΩ 上的電壓可做為基準值，所測溫度的計算方法為： D C0 80 4 ??? 的數(shù)值所測溫度 (51) 式中： —ADC0804的最小分辨電壓； —0℃ 時， 在 1kΩ 上的電壓； —l181。A在 1kΩ上的電壓。 將式 (51)進一步整理，得 所測溫度 =ADC0804的數(shù)值 20273 (52) (1)計算公式的實現(xiàn) 式 (52)涉及到乘法運算，雖然乘法在一定條件下是可綜合的，但從優(yōu)化綜合、節(jié)省芯片資源角度出發(fā)，不能輕易使用乘運算，可用移位和加法或并置運算符實現(xiàn)。在此采用數(shù)據(jù)后面并置“ 0”的方式實現(xiàn)乘“ 2”運算最為簡捷： T=(Dataamp。‘ 0’ )? 100010001?。 (2)BCD碼轉(zhuǎn)換的實現(xiàn) 編程采用順序語句 CASE…… WHEN[10]； CASE T IS WHEN 1= A =? 00000000000l?： WHEN 3= A =? 000000000011?： WHEN 99 = A =? 000010011001?： WHEN OTHERS= A =? 000100000000?： END CASE； 系 統(tǒng) 初 始 化狀 態(tài) 信 號 為 0？啟 動 A/ D轉(zhuǎn) 換 器發(fā) 出 讀 命 令 讀 取數(shù) 字 量讀 取 結(jié) 束 ， 狀 態(tài)命 令 S 0等 待NY 圖 數(shù)模轉(zhuǎn)換流程圖 考慮到本次設(shè)計所檢測的溫度范圍很小，設(shè)計中把所有溫度對應(yīng)的模數(shù)轉(zhuǎn)換的 值都列于 CPLD 芯片中，再通過從模數(shù)轉(zhuǎn)換得來的值進行查找。然后通過數(shù)碼管顯示。 顯示電路模塊 ① 譯碼、顯示電路采用動態(tài)掃描顯示。 ② 動態(tài)顯示的字位更新采用一個計數(shù)器頻率約為 125Hz 的信號輪流接通各位數(shù)碼管的位線，并對顯示字符進行掃描，應(yīng)保證顯示不閃爍。 下面是動態(tài)顯示的 VHDL 程序： Free_Counter:Block Signal Q:STD_LOGIC_VECTOR(15 DOWNTO 0)。——為自由計數(shù)器的輸出 BEGIN PROCESS(CP) ——計數(shù)器計數(shù) BEGIN IF CP ?EVENT AND CP = ?1?THEN Q=Q+1。 END IF。 END PROCESS。 St=Q(15 DOWNTO 14)。 ——產(chǎn)生 125Hz 的字符信號 Selout = “010”WHEN st = 0 ELSE “001”WHEN st = 1 ELSE “111”WHEN st = 2 ELSE “111”。 Sel = “110” WHEN st = 0 ELSE “101”WHEN st = 1 ELSE “011”WHEN st = 2 ELSE “111”。 END BLOCK Free_Counter。 Select_Bcd:Block BEGIN Num=Value(3 DOWNTO 0)WHEN st = 0 ELSE Value(7 DOWNTO 4)WHEN st = 1 ELSE Value(11 DOWNTO 8)。 End Block Select_Bcd。 Seven_Segment:Block BEGIN Seg = “0111111 WHEN Num = 0 ELSE 0000110 WHEN Num = 1 ELSE 1011011 WHEN Num = 2 ELSE 1001111 WHEN Num = 3 ELSE 1100110 WHEN Num = 4 ELSE 1101101 WHEN Num = 5 ELSE 1111101 WHEN Num = 6 ELSE 0000111 WHEN Num = 7 ELSE 1111111 WHEN Num = 8 ELSE 1101111 WHEN Num = 9 ELSE “0000000”。 End Block Seven_Segment。 6 系統(tǒng)仿真 在完成溫度測量功能的 VHDL 語言描述后，在 Max plus2 軟件上即可對程序進行編譯，優(yōu)化，在邏輯功能下載之前，有必要對系統(tǒng)功能進行仿真，由于本系統(tǒng)控制功能簡單，設(shè)計過程主要對 CS， WR， RD， INTR 信號進行了仿真， Max plus2 對上述四個信號的仿真結(jié)果如圖 所示 [11]。圖 是所編程序在仿真后的引腳分布圖。 圖 信號的仿真結(jié)果 圖 ADC0804 引角配置 7 結(jié)論 系統(tǒng)硬件電路如附錄 1 所示。與其它實現(xiàn)方法如單片機相比，它將單片機用以實現(xiàn)運算的硬件電路以軟件的形式下載到芯片中，例如單片機要 用兩級運放來實現(xiàn)乘與減的運算，而用 CPLD 實現(xiàn)的系統(tǒng)只用 VHDL 語言在芯片內(nèi)部編程即可，降低了系統(tǒng)電路的復(fù)雜程度 [12]。總體來說利用 CPLD 技術(shù)進行電子系統(tǒng)的設(shè)計，具有以下幾個優(yōu)點： ①用軟件的方式設(shè)計硬件； ②用軟件方式設(shè)計的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由有關(guān)的開發(fā)軟件自動完成的； ③設(shè)計過程中可用有關(guān)軟件進行各種仿真； ④系統(tǒng)可現(xiàn)場編程，在線升級； ⑤整個系統(tǒng)可集成在一個芯片上，體積小、功耗低、可靠性高。 CPLD 這種在系統(tǒng)可編程功能的優(yōu)越性，還體現(xiàn)在本系統(tǒng)可以改變測量精度，只需修改計算與轉(zhuǎn)換模塊和顯示模塊 的程序。 系統(tǒng)功能變化了，硬件電路卻不需要調(diào)整?？梢?，基于 CPLD 的電子系統(tǒng)更加便于升級和重構(gòu)。 參考文獻 [1]包明，趙明富，陳渝光． EDA 技術(shù)與數(shù)字系統(tǒng)設(shè)計 [M]．北京：北京航空航天大學出版社， 2020 [2]王道憲，賀名臣，劉偉． VHDL 電路設(shè)計技術(shù) [M]．北京：國防工業(yè)出版社，2020 [3]林敏 ,方穎立 .VHDL 數(shù)字系統(tǒng)設(shè)計與高層次綜合 [M]．西安：電子工業(yè)出版社，2020 [4]徐志軍，徐光輝． CPLD/FPGA 的開發(fā)與應(yīng)用 [M]．西安：電子工業(yè)出版社，2020 [5]王金明 .楊吉斌 .數(shù)字系統(tǒng)設(shè)計與 Verilog HDL[M]. 北京：國防工業(yè)出版社 . [6]劉亮 .先進傳感器及其應(yīng)用 [M].北京：化學工業(yè)出版社， 2020. [7]廖裕評，陸瑞強． CPLD 數(shù)字電路設(shè)計 [M]．北京：清華大學出版社， 2020 [8]李季 .信號發(fā)生器發(fā)展淺析 [J].電子產(chǎn)品世界， 2020， 10， :65～ 75 [9]Digital Sytstem Design with VHDL[M] .Mark House of Electronics industry2020 [10]Reliability Processing Of The Circuits In CPLD Design[J]. Shaohui Cui, Zhensheng Feng Ordnance Engineering College2020,10 [