機械專業(yè)考研復(fù)試面試問題-資料下載頁
2025-03-25 04:11本頁面
【正文】 打開狀態(tài) 帶傳動的優(yōu)缺點優(yōu)點：1. 適用于中心距較大的傳動；2. 帶具有良好的撓性，可緩和沖擊、吸收振動；3. 過載時帶與帶輪之間會出現(xiàn)打滑，避免了其它零 件的損壞；4. 結(jié)構(gòu)簡單、成本低廉。缺點1. 傳動的外廓尺寸較大；2. 需要張緊裝置；3. 由于帶的滑動，不能保證固定不變的傳動比；4. 帶的壽命較短；5. 傳動效率較低。 系統(tǒng)總線可分為數(shù)據(jù)總線、地址總線、控制總線8051單片機的組成： 1）、8位cpu 2）、片內(nèi)振蕩器及時鐘電路3）、256字節(jié)片內(nèi)RAM（低128字節(jié)做數(shù)據(jù)存儲器，高128字節(jié)包含21個特殊功能寄存器SFR） 4）、4kb片內(nèi)程序存儲器ROM5）、4個8位并行I/O接口6）、1個全雙工串行I/O接口7）、2個16位定時/計數(shù)器T0/T18）、為5個中斷源配套的兩級優(yōu)先級嵌套的中斷結(jié)構(gòu)9）、有位尋址功能、適于布爾處理的中斷系統(tǒng) 算術(shù)邏輯運算單元ALU 運算器 累加器ACC、 寄存器陣列、PSW 棧指針SP棧區(qū)、數(shù)據(jù)指針DPTR中央處理器CPU 程序指針PC、控制器 指令寄存器和指令譯碼邏輯 內(nèi)部時鐘振蕩器及時序控制邏輯Mcs51單片機內(nèi)部組成l 程序存儲器ROM ——內(nèi)部最多4KB ROM或EPROM l 數(shù)據(jù)存儲器RAM ——內(nèi)部128B RAM以及特殊寄存器SFR塊 l 接口控制電路 并行輸入輸出接口：4個8位I/O接口 串行輸入輸出接口：1個UART 復(fù)位邏輯RST：高電平復(fù)位（＞10ms） 中斷控制邏輯：2個外部和3個內(nèi)部中斷 單片機最小系統(tǒng)CPU、8位D鎖存器、ROM尋址方式（1） 立即尋址。 （2） 直接尋址。 （3） 寄存器尋址。 （4） 寄存器間接尋址。 （5） 基址寄存器加變址寄存器間接尋址。 （6） 相對尋址。 （7） 位尋址。 改變pc（程序計數(shù)器）的方法 （1）機器上電 pc=0000H （2）執(zhí)行控制轉(zhuǎn)移指令：指令類型不同，改變pc的方法也不同 （3）中斷：根據(jù)中斷源的不同，改變pc移動相應(yīng)的中斷入口地址MCS51單片機中斷系統(tǒng) 有5個中斷源，分別是2個外部中斷，2個內(nèi)部定時器/計數(shù)器溢出中斷和1個串行接口發(fā)送/接收中斷1中斷響應(yīng)條件 【1】有中斷源發(fā)出中斷請求 【2】中斷總允許位為1 【3】申請中斷的中斷源的中斷允許位為“1“，即該中斷源可以向cpu申請中斷1基爾霍夫電流定理：在任一瞬時，流向某一結(jié)點的電流之和應(yīng)該等于由該結(jié)點流出的電流之和?；鶢柣舴螂妷憾ɡ恚涸谌我凰矔r，沿任一回路循行方向（順時針或逆時針），回路中各段電壓的代數(shù)和等于零。戴維南定理：等效電源的電動勢E就是有源二端網(wǎng)絡(luò)的開路電壓U，即將負載斷開后a，b兩端的電壓。等效電源的內(nèi)阻R等于有源二端網(wǎng)絡(luò)中所有電源均除去（將理想電壓源短路，及其電動勢為零；將各個理想電流源開路，及其電流為零）后所得到的無源網(wǎng)絡(luò)a，b兩端之間的等效電阻1虛斷：運算放大器的差模輸入電阻→∞，故可認為兩輸入端的輸入電流為零i+=i==0 虛短：U+=U 1雙穩(wěn)態(tài)觸發(fā)器：RS觸發(fā)器,JK觸發(fā)器,D觸發(fā)器 1機電一體化系統(tǒng)設(shè)計方法 機電互補法、融合法、組合法 機電一體化的設(shè)計類型：開發(fā)性設(shè)計、適應(yīng)性設(shè)計、變異性設(shè)計 1滾珠絲桿的調(diào)整與預(yù)緊 雙螺母螺紋預(yù)緊調(diào)整式 雙螺母差齒預(yù)緊調(diào)整式 雙螺母墊片調(diào)整預(yù)緊 彈簧式自動調(diào)整預(yù)緊式 單螺母變位導(dǎo)程預(yù)緊式和單螺母滾珠過盈預(yù)緊式1步進電動機細分電路工作原理細分驅(qū)動，（要實現(xiàn)細分，要使繞組中的矩形電流改成階躍電流波，及設(shè)法使繞組中的電流以若干個等幅寬度階躍上升到額定值，并以同樣的階躍從額定值下降到零）
試題試卷相關(guān)推薦
鄂ICP備17016276號-1