【正文】 位的值為 M1。 3 選擇 P值以配臵 PSEL位。通過設臵 P值，使 Fcco在定義的頻率限制范圍內。 P必須是 1, 2, 4或 8其中的一個。 4 ? PLL設置舉例 系統(tǒng)要求 Fosc＝ 10MHz， Fcclk＝ 60MHz。 根據(jù)這些要求： 1. 確定 Fcclk＝ 60MHz； Fosc＝ 10MHz； M= Fcclk/Fosc＝ 60MHz/10MHz＝ 6。 M1＝ 5，所以寫入 PLLCFG[4:0]＝ 00101； P=Fcco/( Fcclk*2)，其中 Fcco為 156~320 MHz。當 Fcco＝ 156MHz時， P=156MHz/(2*60MHz)＝ 當 Fcco＝ 320MHz時， P= P取整數(shù) 2，所以寫入 PLLCFG[6:5]=01。 ? PLL設置舉例 PLL配臵過程： uint8 PLLSet(uint32 Fcclk, uint32 Fosc, uint32 Fcco) { uint8 i。 uint32 plldat。 i = (Fcco / Fcclk)。 switch(i) { case 2: plldat = ((Fcclk / Fosc) 1) | (0 5)。 break。 case 4: plldat = ((Fcclk / Fosc) 1) | (1 5)。 break。 case 8: plldat = ((Fcclk / Fosc) 1) | (2 5)。 break。 case 16: plldat = ((Fcclk / Fosc) 1) | (3 5)。 break。 default: return(FALSE)。 break。 } PLLCON = 1。 PLLCFG = plldat。 PLLFEED = 0xaa。 PLLFEED = 0x55。 while((PLLSTAT amp。 (1 10)) == 0)。 PLLCON = 3。 PLLFEED = 0xaa。 PLLFEED = 0x55。 return(TRUE)。 } 計算 PLL分頻值 參數(shù)是否合法 使能 PLL 設置 PLL分頻 值 PLL饋送序列 等待 PLL鎖定 連接 PLL PLL饋送序列 正確返回 錯誤返回 計算 分頻值參數(shù)是否合法 使能設置 分頻值等待 鎖定連接饋送序列正確返回錯誤返回饋送序列N Y 系統(tǒng)控制模塊 ? 功能匯總 ? ? －晶體振蕩器 ? ? －喚醒定時器 ? － PLL(鎖相環(huán) ) ? － VPB分頻器 ? ? 時鐘部件－ VPB分頻器 ? 概述 VPB總線是芯片的內部總線，上面掛接著絕大部分的外設，而這些外設的工作速度相對于 ARM內核來說都要慢一些， VPB分頻器 決定了處理器時鐘（ cclk）與外設器件所使用的時鐘（ pclk）之間的關系 。 VPB 分頻器 PLL 晶體 振蕩器 FCCLK FPCLK fOSC CPU內核 芯片外設 分頻器主要有兩個用途： 1. 將處理器時鐘（ cclk）分頻，以便外設在合適的速度下工作。 。 時鐘部件－ VPB分頻器 VPBDIV[1:0] 說明 00 VPB總線時鐘為處理器時鐘的 1/4。 01 VPB總線時鐘與處理器時鐘相同。 10 VPB總線時鐘為處理器時鐘的 1/2。 11 保留。寫入該值將不改變分頻值。 ? VPBDIV寄存器 控制寄存器 VPBDIV —— —— VPBDIV[1:0] 7 : 6 3 : 2 1 : 0 XCLKDIV[1:0] 5 : 4 VPBDIV[1:0]：設臵分頻值，可以設定 3個值； XCLKDIV[1:0]：這些位用于控制 LPC2200系列微控制器A23/XCLK引腳上的時鐘驅動，編碼方式與 VPBDIV相同。 ? VPBDIV設臵示例 void VPBSet(uint32 Fcclk, uint32 Fpclk) { uint8 i。 if((Fpclk / (Fcclk / 4)) == 4) { VPBDIV = 1。 } else if((Fpclk / (Fcclk / 4)) == 2) { VPBDIV = 2。 } else if((Fpclk / (Fcclk / 4)) == 1) { VPBDIV = 0 } } 根據(jù)外設時鐘與內核時鐘的關系，設臵對應的 VPB值： ?外設時鐘和內核時鐘相等。 外設時鐘是內核時鐘二分頻。 外設時鐘是內核時鐘四分頻。 時鐘部件－ VPB分頻器 系統(tǒng)控制模塊 ? 功能匯總 ? ? －晶體振蕩器 ? ? －喚醒定時器 ? － PLL(鎖相環(huán) ) ? － VPB分頻器 ? ? 存儲器映射控制 ? 概述 為了允許運行在不同存儲器空間中的代碼對中斷進行控制，需要使用存儲器映射控制機制改變地址 0x00 00～ 0x003F的中斷向量的映射。 存儲器映射控制 ? 存儲器映射控制寄存器 控制寄存器 MEMMAP —— MAP[1:0] 7 : 2 1 : 0 存儲器映射控制寄存器（ MEMMAP）是一個可讀可寫的寄存器 。 異常向量表可以從： ? Boot Block ? 片內 Flash ? 片內 SRAM ? 外部存儲器 Bank0 讀取中斷向量。 MEMMAP=0x01。 存儲器映射控制 BOOT1 BOOT0 引導方式 MAP1:0 0 0 CS0控制的 8位存儲器 11 0 1 CS0控制的 16位存儲器 11 1 0 CS0控制的 32位存儲器 11 1 1 內部 Flash存儲器 01 ? 系統(tǒng)引導與存儲器映射 對于 LPC2200系列微處理器，當 nRESET為低時，BOOT1:0腳的狀態(tài)控制著引導方式。 異常向量表 （片內 Flash） 異常向量表 （片內 SRAM） 異常向量表 （片外存儲器） 異常向量表 （片內 BOOT） 異常向量表 32位 ARM指令 異常向量表 32位 ARM指令 異常向量表 32位 ARM指令 異常向量表 32位 ARM指令 01b 10b 00b 11b MAP[1:0]設置值 0x00000000 0x0000003C 0x40000000 0x4000003C 0x7FFFE000 0x7FFFE03C 0x80000000 0x8000003C 0x00000000 0x0000003C 0x40000000 0x4000003C 0x7FFFE000 0x7FFFE03C 0x80000000 0x8000003C 實際物理存儲器 內核訪問時所見存儲器 發(fā)生異常時，內核從此獲取異常向量 ? 存儲器映射控制的使用注意事項 當發(fā)生異常時，對應的向量表實際訪問到 0x800000 00~0x8000003C地址。 當發(fā)生異常時，對應的向量表實際訪問到 7FFFE0 7FFFE03C地址。 當發(fā)生異常時，對應的向量表實際訪問到 44 地址。當發(fā)生異常時，對應的向量表實際訪問到 0 0~0x 03C地址。 異常向量表從片外存儲器中重映射。 異常向量表從 Boot Block中重映射。 異常向量表從 SRAM中重映射。 異常向量表來自片內 Flash。 MEMMAP[1:0]=00b 復位 BOOT處理 運行片內 用戶代碼 進入 ISP狀態(tài) 運行片外 用戶代碼 存儲器映射控制 ? REMAP應用操作 芯片復位時， MEMMAP＝ 0，運行 Boot Block程序。 復位處理運行片內用戶代碼進入狀態(tài)運行片外用戶代碼MEMMAP=01b MEMMAP=11b MEMMAP=00b Boot Bolck程序檢測引腳 向量表，判斷進入 ISP還是啟動用戶程序。 進入 ISP狀態(tài)， ME P保持為 0。 啟動片外用戶代碼，則 MEMMAP＝ 3。 啟動片內用戶代碼，則 ＝ 1。 系統(tǒng)控制模塊 ? 功能匯總 ? ? －晶體振蕩器 ? ? －喚醒定時器 ? － PLL(鎖相環(huán) ) ? － VPB分頻器 ? 制 ? 功率控制 節(jié)電模式 處理器 系統(tǒng)時鐘 外設 空閑模式 停止執(zhí)行指令 有效 正常工作 掉電模式 停止執(zhí)行指令 無效 無需時鐘支持的外 設能夠正常工作 ? 概述 注： LPC2021系列芯片還允許程序對某個外設進行關閉控制。外設的功率控制特性允許獨立關閉應用中不需要的外設，這樣進一步降低了功耗。 CPU核 定時器 0 定時器 1 時鐘系統(tǒng) ... A/D轉換 FCCLK FVPB POWER …… 控制寄存器 PCON —— IDL 7 : 2 0 PD 1 控制寄存器PCONP —— — 31 : 13 PCTIM0 PCTIM1 2 …… 11 : 3 PCAD 12系統(tǒng)掉電 ? 寄存器描述 功率控制寄存器 (PCON)： 臵位 IDL位，將會進入空閑模式。 臵位 PD位，將會進入掉電模式。 注 ：如果兩位都臵位，則進入掉電模式。 CPU空閑 PCON寄存器包含兩個位。 外設功率控制寄存器 (PCONP)： 該寄存器允許將所選的外設功能關閉以實現(xiàn)節(jié)電的目的。 注 ：有少數(shù)外設功能不能被關閉 (看門狗定時器、 GPIO、引腳連接模塊和系統(tǒng)控制模塊 )。 PCONP中的每個位都控制一個外設，清除對應位關閉功能。如清除PCTIM0位，關閉定時器 0功能。 功率控制 ? 功率控制注意事項 外部復位后， PCONP的值已經設臵成使能所有接口和外圍功能，所以用戶不再需要去打開某個外設。 在需要控制功率的系統(tǒng)中，只要將應用中用到的外圍功能的對應在 PCONP寄存器的位臵 1，寄存器的其它“ 保留 ” 位或當前不需使用的外圍功能對應在寄存器中的位都必須清零。