【導(dǎo)讀】4路E1反向復(fù)用FPGA設(shè)計(jì)方案

　　

【正文】 重新初始化，重新建鏈，達(dá)到帶寬自動(dòng)調(diào)整的目的。 也可以這樣處理：當(dāng)某一 E1 突然斷了時(shí)，不使系統(tǒng)復(fù)位，而是通過奇幀 TS16 傳輸?shù)綄?duì)端，對(duì)端收到后也拆除該路 E1。 但是，如果是原來斷開的 E1 突然連通了，則必須系 統(tǒng)復(fù)位，因?yàn)橐y(tǒng)一檢測(cè)連通的 E1 之間的相對(duì)延時(shí)是否超時(shí)。 可用 E1 N Y 有系統(tǒng)復(fù)位信號(hào)？ 復(fù)位（ 4 路） 4 路 E1 反向復(fù)用 FPGA 設(shè)計(jì)方案 第 20 頁(yè) 共 51 頁(yè) 4 系統(tǒng)組成功能框圖 SHC_SEL INT CS ALE WR RD DATA[7:0] ADDR[2:0] LOS0 LOS1 LOS2 LOS3 LOF0 LOF1 LOF2 LOF3 TX_FRE[2:0] TX_CLK TX_DATA[7:0] TX_READY RX_FRE[2:0] RX_CLK RX_DATA[7:0] RX_READY ARAM[16:0] DRAM[7:0] WE OE CS_RAM E1TX_DELAY0 E1TX_DELAY1 E1TX_DELAY2 E1TX_DELAY3 E1RX_DELAY0 E1RX_DELAY1 E1RX_DELAY2 E1RX_DELAY3 系統(tǒng)控 制 TDP[0:3]/CLK_T[0:3] TDN[0:3]/ TDD[0:3] TX_HDB3_NRZ TCLK[0:3] E1LP_L E1LP_R E1LP_VALID REMOTE_E1LOOP IM發(fā)送 HDB3 編碼 系統(tǒng)組成功能框圖 4E1成幀 信令插入和 HDB3 解碼 RDP[0:3]/CLK_R[0:3] RDN[0:3]/ RDD[0:3] RX_HDB3_NRZ RCLK[0:3] IM接受 和 SRAM接口模塊 AIS0 AIS1 AIS2 AIS3 E1TX_OK0 E1TX_OK1 E1TX_OK2 E1TX_OK3 E1RX_OK0 E1RX_OK1 E1RX_OK2 E1RX_OK3 CLK_49152K RESET 4E1 解幀和 信令提起 E1環(huán)回處理 發(fā)送狀態(tài)機(jī) 接受狀態(tài)機(jī) 時(shí) 鐘 產(chǎn) 生 CPU 接口 寄存器 4 路 E1 反向復(fù)用 FPGA 設(shè)計(jì)方案 第 21 頁(yè) 共 51 頁(yè) 5 CPU 接口 功能 CPU 接口模塊的作用是便于網(wǎng)管，外部 CPU 可以配置 FPGA（如環(huán)回、碼型選擇等） 和讀取 FPGA 的工作狀態(tài)（如 E1 的通斷、超時(shí)，帶寬指示，告警指示，初始化和傳輸狀態(tài)指示等等）。 寄存器 寄存器定義為 8 位，地址為 3 位。 4 路 E1 反向復(fù)用 FPGA 設(shè)計(jì)方案 第 22 頁(yè) 共 51 頁(yè) 配置寄存器 (REG_CONFIG) 地址 :OH Bit Type Function default Bit7 R SHC_SEL: 軟硬配置開關(guān) 0 Bit6 R/W E1LP_LOCAL :本地環(huán)回 0 Bit5 R/W E1LP_REMOTE :遠(yuǎn)端環(huán)回 0 Bit4 R/W E1TX_HDB3_NRZ：發(fā)送方向碼型 1 Bit3 R/W E1RX_HDB3_NRZ：接受方向碼型 1 Bit2 R CONFIGURE : 軟配置狀態(tài) 0 Bit1 R/W RST_CPU:軟復(fù)位 1 Bit0 R/W Unused 0 功能說明： 1）為了調(diào)試和操作的方便，設(shè)置一個(gè)軟硬配置開關(guān)： SHC_SEL（只讀）。 SHC_SEL 和硬配置通過跳線器手工實(shí) 現(xiàn)。 SHC_SEL＝ 1 時(shí)，該寄存器為只讀屬性 (硬配置 )； SHC_SEL＝ 0 時(shí)，該寄存器為讀寫屬性（軟配置）。 2） E1LP_LOCAL 為 1 時(shí)，本地環(huán)回有效，為 0時(shí)無效； 3） E1LP_REMOTE 為 1 時(shí)，遠(yuǎn)端環(huán)回有效，為 0時(shí)無效； 4） E1TX_HDB3_NRZ 和 E1TX_HDB3_NRZ 為 1 時(shí)是 HDB3 碼型，為 0 時(shí)是 NRZ碼型。 5) CONFIGURE : 軟配置狀態(tài)。為 1 時(shí)表示軟配置完成。 如果 SHC_SEL ＝ 1，則 CONFIGURE 值沒有意義； 如果 SHC_SEL ＝ 0，則 CONFIGURE 為 0 表示還沒有配置，芯片中的狀態(tài)機(jī)等待配置， CONFIGURE 為 1 表示已經(jīng)配置。 6） RST_CPU：軟復(fù)位。 CPU 通過寫該寄存器可使系統(tǒng)復(fù)位。為 0 時(shí)導(dǎo)致復(fù)位。 4 路 E1 反向復(fù)用 FPGA 設(shè)計(jì)方案 第 23 頁(yè) 共 51 頁(yè) 狀態(tài)寄存器 （ 1）帶寬寄存器 (REG_BAND) 地址 :1H Bit Type Function default Bit7 R RX_FRE[2] 0 Bit6 R RX_FRE[1] 0 Bit5 R RX_FRE[0] 0 Bit4 R TX_FRE[2] 0 Bit3 R TX_FRE[1] 0 Bit2 R TX_FRE[0] 0 Bit1 R/W Unused 0 Bit0 R/W Unused 0 功能說明： RX_FREE[2:0]：發(fā)送方向帶寬指示，為 0 時(shí)表示沒有建立連接，帶寬為 0； 為 N 時(shí)，表示帶寬為 N*； TX_FREE[2:0]：接受方向帶寬指示，為 0 時(shí)表示沒有建立連接，帶寬為 0； 為 N 時(shí)，表示帶寬為 N*； （ 2）綜合狀態(tài)寄 存器 (REG_MULTSTATE) 4 路 E1 反向復(fù)用 FPGA 設(shè)計(jì)方案 第 24 頁(yè) 共 51 頁(yè) 地址 :2H Bit Type Function default Bit7 R RX_READY 0 Bit6 R TX_READY 0 Bit5 R E1LP_VALID 0 Bit4 R REMOTE_E1LOOP 0 Bit3 R AIS3 0 Bit2 R AIS2 0 Bit1 R AIS1 0 Bit0 R AIS0 0 功能說明： RX_READY: 發(fā)送方向工作狀態(tài)。為 0時(shí)表示發(fā)送方向正在初始化；為 1時(shí)表示已經(jīng)進(jìn)入傳輸狀態(tài)，可以傳輸 數(shù)據(jù)； TX_READY: 接受方向工作狀態(tài)。為 0時(shí)表示接受方向正在初始化；為 1時(shí)表示已經(jīng)進(jìn)入傳輸狀態(tài)，可以傳輸數(shù)據(jù)； E1LP_VALID: 環(huán)回有效指示。為 0時(shí)表示沒有環(huán)回或者有環(huán)回時(shí)但環(huán)回?zé)o效；為 1時(shí)表示環(huán)回有效； REMOTE_E1LOOP: 為 1時(shí)表示遠(yuǎn)端有環(huán)回，本地和遠(yuǎn)端組成的系統(tǒng)處于遠(yuǎn)端環(huán)回工 作模式。為 0時(shí)表示遠(yuǎn)端無環(huán)回。 AIS03 : 分別表示 0到 3路 E1的上游告警指示，為 0時(shí)表示無上游告警，為 1 時(shí)有上游告警。 （ 3）信道通斷寄存器 (REG_CHANNEL_LINK) 4 路 E1 反向復(fù)用 FPGA 設(shè)計(jì)方案 第 25 頁(yè) 共 51 頁(yè) 地址 :3H Bit Type Function default Bit7 R E1TX_OK3 1 Bit6 R E1TX_OK2 1 Bit5 R E1TX_OK1 1 Bit4 R E1TX_OK0 1 Bit3 R E1RX_OK3 1 Bit2 R E1RX_OK2 1 Bit1 R E1RX_OK1 1 Bit0 R E1RX_OK0 1 功能說明： E1TX_OK03： 分別表示發(fā)送方向 0至 3路 E1信道的通斷狀態(tài)，為 1表示斷開，為 0表示 連通； E1RX_OK03： 分別表示接受方向 0至 3路 E1信道的通斷狀態(tài)，為 1表示斷開，為 0表示連通； （ 4）信道超時(shí)寄存器 (REG_CHANNEL_TIMEOUT) 4 路 E1 反向復(fù)用 FPGA 設(shè)計(jì)方案 第 26 頁(yè) 共 51 頁(yè) 地址 :4H Bit Type Function default Bit7 R E1TX_DELAY3 1 Bit6 R E1TX_DELAY2 1 Bit5 R E1TX_DELAY1 1 Bit4 R E1TX_DELAY0 1 Bit3 R E1RX_DELAY3 1 Bit2 R E1RX_DELAY2 1 Bit1 R E1RX_DELAY1 1 Bit0 R E1RX_DELAY0 1 功能說明： E1TX_DELAY03： 分別表示發(fā)送方向 0至 3路 E1信道的超時(shí)狀態(tài)，為 0表示不超時(shí)，為 1表示超時(shí)或者斷開； E1RX_DELAY03： 分別表示接受方向 0至 3路 E1信道的超時(shí)狀態(tài)，為 0表示不超時(shí)，為 1表示超時(shí)或者斷開； （ 5）告警指示寄存器 (REG_WARNNING) 4 路 E1 反向復(fù)用 FPGA 設(shè)計(jì)方案 第 27 頁(yè) 共 51 頁(yè) 地址 :5H Bit Type Function default Bit7 R LOS3 1 Bit6 R LOS2 1 Bit5 R LOS1 1 Bit4 R LOS0 1 Bit3 R LOF3 1 Bit2 R LOF2 1 Bit1 R LOF1 1 Bit0 R LOF0 1 功能說明： LOS03： 分別表示接受方向 0至 3路 E1信道的信號(hào)丟失告警，為 0表示沒有 信號(hào)丟失，為 1表示有信號(hào)丟失； LOF03： 分別表示接受方向 0至 3路 E1信道的幀丟失告警，為 0表示沒有幀 丟失，為 1表示有幀丟失。 （ 6）中斷寄存器 (REG_INT) 4 路 E1 反向復(fù)用 FPGA 設(shè)計(jì)方案 第 28 頁(yè) 共 51 頁(yè) 地址 :6H Bit Type Function default Bit7 R INT 0 Bit6 R STATE 0 Bit5 R/W unused X Bit4 R/W unused X Bit3 R/W unused X Bit2 R/W unused X Bit1 R/W unused X Bit0 R/W unused X 功能說明： INT: 中斷指示，只讀屬性。當(dāng)系統(tǒng)復(fù)位后產(chǎn)生第一次中斷 ， INT=1， 給 CPU一個(gè)中斷請(qǐng)求，使 CPU 讀取初始狀態(tài)值。 CPU響應(yīng)中斷時(shí)， INT 自動(dòng)清零。當(dāng)系統(tǒng)進(jìn)入傳輸態(tài)時(shí)， INT 第二次為 1，即產(chǎn)生第二次中斷請(qǐng)求，使 CPU 讀取傳輸狀態(tài)值。 STATE：狀態(tài)指示，