【文章內(nèi)容簡(jiǎn)介】 第 3個(gè)脈沖 177。 1 4， 12， 20， 28， 36， 44， 52， (60) 第 4個(gè)脈沖 177。 1 6， 14， 22， 30， 38， 46， 54， (62) ACELP算法使用的是 17bit代數(shù)碼本。每個(gè)脈沖的位置只能從上面表格中的對(duì)應(yīng)位置中選取，位置信息用 3bit編碼，故 4個(gè)脈 沖一共 12bit。其中，每個(gè)脈沖的正負(fù)符號(hào)用 lbit來(lái)編碼，故 4個(gè)脈沖共計(jì) 4bit；所有脈沖的位置可以同時(shí)移動(dòng)一位變成奇數(shù)位置，是否一位用 1bit編碼，綜上所述，總計(jì)為 17bit。碼本搜索同樣采用殘差余量信號(hào) ][nr 與 ][39。 nr 之間的均方誤差最小來(lái)計(jì)算 。 彭國(guó)卿 《 基于 DSP 技術(shù)的語(yǔ)音監(jiān)控系統(tǒng)的軟件設(shè)計(jì)與實(shí)現(xiàn) 》 第 13 頁(yè) 共 40 頁(yè) 3 系統(tǒng)的硬件平臺(tái)及軟件環(huán)境 系統(tǒng) 硬件平臺(tái) 硬件總體設(shè)計(jì)方案 如前所述，整個(gè)項(xiàng)目主要是運(yùn)用于鐵路調(diào)度方面，對(duì)工作人員的調(diào)度工作做以監(jiān)控之用。從整個(gè)項(xiàng)目上來(lái)講， 鐵路上的工作人員和監(jiān)控室中的工作人員各持有一個(gè)對(duì)講機(jī)。鐵路上的工作人員使用自己手中的對(duì)講機(jī)發(fā)送調(diào)度指令，由監(jiān)控室中的對(duì)講機(jī)接收這些信息并將其進(jìn)行保存，以備日后的核查。 因此，輸入整個(gè)系統(tǒng)的信號(hào)有兩類(lèi)：雙音多頻信號(hào)和語(yǔ)音信號(hào)。雙音多頻信號(hào)是對(duì)講機(jī)發(fā)送的機(jī)器序列號(hào)，可以作為監(jiān)控碼使用；語(yǔ)音信號(hào)則是工作人員發(fā)出的鐵路調(diào)度信息。未經(jīng)壓縮編碼的語(yǔ)音信號(hào)的信息量很大，如果是多路系統(tǒng)，信息量將更為龐大，因此采用語(yǔ)音壓縮編碼進(jìn)行處理。語(yǔ)音算法通常含有較為復(fù)雜的算術(shù)運(yùn)算，因此選用 DSP作為處理芯片。 輸入的語(yǔ)音信號(hào)和雙音多頻 信號(hào)是模擬信號(hào)，而 DSP 可以處理的數(shù)據(jù)必須是數(shù)字信息，因此要在兩者之間加入 A/D芯片進(jìn)行模數(shù)轉(zhuǎn)換。如果輸入的是多路數(shù)據(jù)，數(shù)據(jù)量較大，而壓縮算法存在固有延時(shí)，所以一般先將 A/D 采樣后的數(shù)字信息存入 SDRAM 進(jìn)行緩存，以待壓縮處理。目前的系統(tǒng)是考慮將壓縮后的信息存儲(chǔ)在 PC 機(jī)上以備日后查詢(xún)和核對(duì)。在第六章的方案升級(jí)中，也將提到其他的改進(jìn)方法。 綜上所述，整個(gè)系統(tǒng)的框圖如圖 [9]。 A / D D S P P CS D R A M下 位 機(jī)上 位 機(jī)D T M F語(yǔ) 音 圖 系統(tǒng)框圖 由圖 ，整個(gè)系統(tǒng)可以分為下位機(jī)和上位 機(jī)兩個(gè)部分。其中，下位機(jī)包括 A/D、SDRAM 和 DSP三個(gè)主要部分，主要負(fù)責(zé)信號(hào)的采集、模數(shù)轉(zhuǎn)換以及語(yǔ)音信號(hào)的壓縮和雙音多頻信號(hào)的解碼工作；上位機(jī)主要負(fù)責(zé)信號(hào)的存儲(chǔ)以及查詢(xún)的工作。本論文的主要工彭國(guó)卿 《 基于 DSP 技術(shù)的語(yǔ)音監(jiān)控系統(tǒng)的軟件設(shè)計(jì)與實(shí)現(xiàn) 》 第 14 頁(yè) 共 40 頁(yè) 作是下位機(jī)的軟件設(shè)計(jì)部分，因此本章也是主要圍繞著下位機(jī)的硬件平臺(tái)和軟件設(shè)計(jì)來(lái)敘述的。 DSP 與 A/D 和 PC 之間的連接分別采用 McBSP0 和 McBSP1，關(guān)于 McBSP 的介紹和設(shè)置將在后面的章節(jié)中有所闡述。 DSP 選型 （ 1） TMS320C5509 簡(jiǎn)介 音頻處理一般采用較為復(fù)雜的算法進(jìn)行算術(shù)運(yùn)算，而 DSP 處理 器具有強(qiáng)大的數(shù)學(xué)運(yùn)算功能，十分適用于音頻處理的用途。同時(shí) DSP 處理器的性能直接影響著整個(gè)系統(tǒng)的性能，所以 DSP 芯片的選型至關(guān)重要。結(jié)合實(shí)驗(yàn)室的現(xiàn)有硬件條件，主要在三款 DSP芯片上作以取舍。這三款 DSP 芯片分 別是 MS320C5402 、 TMS320C2812 和TMS320C5509。下面分別結(jié)合這三款 DSP 芯片的特點(diǎn)作以簡(jiǎn)單介紹，并分析出最適用于本論文的 DSP 芯片。 TMS320C54x 系列 DSP 是一款為實(shí)現(xiàn)低功耗、高性能而專(zhuān)門(mén)設(shè)計(jì)的定點(diǎn) DSP 芯片，適合于語(yǔ)音處理、圖像處理、醫(yī)療儀器和通信技術(shù)等多項(xiàng)領(lǐng)域。同時(shí)這 款芯片也是在日常開(kāi)發(fā)中較為熟悉其使用方法的一款芯片，在使用方法上，技術(shù)較為成熟。其片內(nèi)設(shè)置為程序 ROM： 4K 字、程序／數(shù)據(jù) ROM： 4K 字、 DARAM： 16K 字。 TMS320C281x 系統(tǒng) DSP 是基于 TMS320C2xx 內(nèi)核的定點(diǎn)數(shù)字信號(hào)處理器，與 F24x系統(tǒng) DSP 相比，其提高了運(yùn)算的精度 (達(dá) 32 位 )和系統(tǒng)的處理能力 (達(dá)到 150MIPS)。對(duì)于本設(shè)計(jì)而言， TMS320F281x 系統(tǒng) DSP 的最大優(yōu)勢(shì)在于其本身即具有 16 通道的高性能12 位 ADC 單元，可以實(shí)現(xiàn)雙通道信號(hào)同步采樣，這樣的結(jié)構(gòu)可以簡(jiǎn)化系統(tǒng)的硬件設(shè)計(jì)，操作簡(jiǎn)便。 TMS320C28lx DSP 的芯片內(nèi)部提供了 16KB 的 SARAM。 TMS320C55x DSP是德州儀器 (TI)C5000 DSP系列里面較新的一代的 16位定點(diǎn) DSP內(nèi)核，具有低功耗、高效率、代碼密度高等優(yōu)點(diǎn)，完全兼容 C54x 系列。 C55x 的指令集與 C54x 的完全兼容，為 C54x 開(kāi)發(fā)的程序重新匯編后在 C55x 上的運(yùn)行提供了很好的保障，兩者運(yùn)行結(jié)果幾乎完全相同。同時(shí)， C55x 具有更為擴(kuò)展的片內(nèi)存儲(chǔ)空間。對(duì)于實(shí)驗(yàn)室已經(jīng)購(gòu)進(jìn)的 TMS320C5509 DSP 來(lái)說(shuō)，其片上資源更為豐富，其擁有 256KB 的 RAM和 64KB 的 ROM。 對(duì)于本論文而言，出于對(duì)處理速度的考慮，需要將程序代碼和所用到的變量、堆棧等放在 DSP 的片上存儲(chǔ)區(qū)中，以減少運(yùn)算時(shí)間。根據(jù)估算，語(yǔ)音壓縮程序大約需要 35KB的空間，雙音多頻解碼程序和串口傳輸程序大約分別需要 3KB 空間。由此可見(jiàn)， DSP芯片的選擇主要是根據(jù) DSP 片上存儲(chǔ)空間來(lái)進(jìn)行的，分析上述三款 DSP 處理器，只有彭國(guó)卿 《 基于 DSP 技術(shù)的語(yǔ)音監(jiān)控系統(tǒng)的軟件設(shè)計(jì)與實(shí)現(xiàn) 》 第 15 頁(yè) 共 40 頁(yè) TMS320C5509 DSP 可以滿(mǎn)足要求，故本論文所用的 DSP 選定為這款。 （ 2） TMS320C5509 DSP 的性能簡(jiǎn)介 TMS320C5509 DSP 作為 C55x 系統(tǒng)的 代表型號(hào)，具有以下主要特征 [10]： ? 一個(gè) 3216 位的指令緩沖隊(duì)列； ? 兩個(gè) 1717 位的乘加單元； ? 一個(gè) 40 位的算術(shù)邏輯單元； ? 一個(gè) 40 位的移動(dòng)器； ? 一個(gè) 16 位算術(shù)邏輯單元； ? 四個(gè) 40 位的累加器； ? 12 組獨(dú)立的總線。 C55x 繼承了 C54x 的發(fā)展趨勢(shì)，低功耗，低成本，在有限的功略條件下，保持最好的性能。工作在 ，其核的功耗僅為 ，而性能達(dá)到 500MIPS(400MHz)，對(duì)數(shù)字通信等便攜式應(yīng)用所提出的挑戰(zhàn)，提供了有效的解決方案。與 120MHz 的 C54x相比， 300MHz 的 C55x 性能大約提高了 5 倍，而功耗降為 1/6。 C55x 的指令集是 C54x 的超集，加入了適應(yīng)擴(kuò)展的新的硬件單元的指令。其指令長(zhǎng)度從 8bit 到 48bit，即 1～ 6 字節(jié)。這種長(zhǎng)度可變的指令可以使每個(gè)函數(shù)的控制代碼量比C54x 降低 40％，從而達(dá)到優(yōu)化代碼密度和有效地使用總線的效果。同時(shí)，與 C54x 相比， C55x 的核有兩個(gè)乘法與累加器 (MAC)，增加了累加器 (ACC)、算術(shù)邏輯單元 (ALU)、數(shù)據(jù)寄存器等，多個(gè)運(yùn)算單元并行地執(zhí)行運(yùn)算，減少了每個(gè)運(yùn)算所需要的周期數(shù)，配合以并行指令，每個(gè)機(jī)器周期的效率可以提高了一倍。雙 MAC 可以在一個(gè)周期內(nèi)完成兩個(gè) 17*17bit 的 MAC 運(yùn)算。與此同時(shí)， 40bit 的 ALU 可以完成 32bit 的運(yùn)算，或者兩個(gè)16bit 的運(yùn)算。第二個(gè) 16bit 的 ALU 用于通用的算術(shù)運(yùn)算，增加了并行性和加法的靈活性?；诟倪M(jìn)的哈佛結(jié)構(gòu)， C55x 包含了一組程序總線和 3 組獨(dú)立的數(shù)據(jù)讀總線，可以同時(shí)將數(shù)據(jù)送給各個(gè)計(jì)算單元。 C55x CPU包含有 4 個(gè)單元： 1)指令緩存單元。緩存和解碼應(yīng)用程序的指令。該單元還包括解碼邏輯，解釋 C55x的不同長(zhǎng)度的指令。指令緩存單元通過(guò)使不同的計(jì)算單元維持穩(wěn)定的任務(wù)流來(lái)提高 DSP的 效率。 2)程序流單元。跟蹤程序的執(zhí)行點(diǎn)。其硬件用于高效的循環(huán)、分支、條件執(zhí)行以及流水保護(hù)。 彭國(guó)卿 《 基于 DSP 技術(shù)的語(yǔ)音監(jiān)控系統(tǒng)的軟件設(shè)計(jì)與實(shí)現(xiàn) 》 第 16 頁(yè) 共 40 頁(yè) 3)地址數(shù)據(jù)流單元。在程序執(zhí)行中，為訪問(wèn)數(shù)據(jù)提供地址指針。正式由于該單元的存在，使 C55x 高效的尋址模式成為可能。專(zhuān)門(mén)的硬件管理 5 組數(shù)據(jù)總線，使數(shù)據(jù)流向各個(gè)計(jì)算單元。附加的通用 ALU簡(jiǎn)化算術(shù)運(yùn)算，提高了指令的并行性。 4)數(shù)據(jù)計(jì)算單元。這是 DSP 的心臟，對(duì)所處理的數(shù)據(jù)執(zhí)行算術(shù)運(yùn)算。它包括 MAC、主 ALU 以及累加器寄存器。另外還包括一個(gè)桶形移位器、舍入和飽和控制以及用于維特比算法的專(zhuān)門(mén)硬件。通過(guò)這個(gè)單元所保證的指令的 并行性，是提高 C55x 處理效率的關(guān)鍵。 多通道緩存串口 McBSP 的使用 （ 1） McBSP 的主要特點(diǎn) [11] ? 多通道緩沖串口可以提供： ? 全速雙工通信 ? 雙緩存發(fā)送和三緩存接收，支持連續(xù)傳送 ? 接收和發(fā)送使用獨(dú)立的時(shí)鐘 ? 發(fā)送中斷到 CPU，發(fā)送同步事件到 DMA 控制器 ? 128 通道收發(fā) ? 多通道選擇模式可以允許或禁止每個(gè)通道 ? 直接與多媒體數(shù)字信號(hào)編解碼器的工業(yè)標(biāo)準(zhǔn)接口、模擬接口以及串行 ADC/DAC接口 ? 可由外部提供時(shí)鐘與幀同步信號(hào) ? 內(nèi)部可變成采樣率發(fā)生器可控制時(shí)鐘和幀同步信號(hào) ? 可以選擇幀同步脈沖和時(shí)鐘信號(hào)的極 性 ? 字寬可選： 1 1 24 和 32bit ? ulaw 和 A1aw 壓縮擴(kuò)展 ? 8bit 傳輸時(shí)可以選擇先傳 LSB 或 MSB ? 多個(gè)狀態(tài) bit 標(biāo)志異常和錯(cuò)誤 ? 多通道緩沖串口信號(hào)引腳，可配置為通用輸入／輸出引腳 (2) McBSP 的工作原理 McBSP 包括一個(gè)數(shù)據(jù)流通路和一個(gè)控制通路，通過(guò)以下 7 個(gè)引腳與外部設(shè)備連接。 通過(guò) McBSP 與外部設(shè)備的數(shù)據(jù)交換，由 DX 引腳發(fā)送數(shù)據(jù)， RX 引腳接收數(shù)據(jù)。通信的時(shí)鐘和幀同步信號(hào)由 CLKX(發(fā)送時(shí)鐘 )、 CLKR(接收時(shí)鐘 )、 FSX(發(fā)送幀同步 )以及彭國(guó)卿 《 基于 DSP 技術(shù)的語(yǔ)音監(jiān)控系統(tǒng)的軟件設(shè)計(jì)與實(shí)現(xiàn) 》 第 17 頁(yè) 共 40 頁(yè) FSR(接收幀同步 )引腳來(lái) 控制。 DSP 的 CPU 或 DMA 控制器與 McBSP 的通信，通過(guò) 16bit 寄存器訪問(wèn)內(nèi)部的外設(shè)總線來(lái)實(shí)現(xiàn)。發(fā)送時(shí)， CPU或 DMA 控制器將數(shù)據(jù)寫(xiě)到數(shù)據(jù)發(fā)送寄存器 (DXR DXR2)。寫(xiě)給 DSR 的數(shù)據(jù)，通過(guò)發(fā)送移位寄存器 (XSRl、 XSR2)移位輸出 DX。同樣， McBSP 通過(guò) DR 引腳接收數(shù)據(jù)，移位存儲(chǔ)到接收移位寄存器 (RSRl、 RSR2)，并復(fù)制到接收緩存寄存器 (RBRl、 RBR2)。然后，再由 (RBR RBR2)復(fù)制到 DRRs，由 CPU或 DMA 控制器讀取。這樣，可以同時(shí)進(jìn)行內(nèi)部和外部的數(shù)據(jù)通信。如果串行字長(zhǎng)為 12 或 16bit，則不需要使用 DRR RBR RSR DXR2 以及 XSR2 寄存器進(jìn)行讀、寫(xiě)或移位的操作。如果串行字長(zhǎng)更長(zhǎng)，則需要使用這些寄存器來(lái)保存高位 bits。 (3) McBSP 的使用 如前所述， McBSP 包含兩個(gè)通路：數(shù)據(jù)流和控制通路。所以使用時(shí)，一般是先通過(guò)初始化設(shè)置，向 McBSP 寫(xiě)入合適的控制字，將其設(shè)置到需要的狀態(tài)。讀取或?qū)懭霐?shù)據(jù)時(shí)，從相應(yīng)的寄存器中進(jìn)行處理即可。 McBSP 的各個(gè)寄存器都擁有自己專(zhuān)用的地址，控制字或數(shù) 據(jù)的讀取寫(xiě)入，即是對(duì)相應(yīng)的地址的內(nèi)容的改寫(xiě)。如果使用 TI 提供的 CSL 進(jìn)行 DSP 的初始化，則可根據(jù) CSL提供的庫(kù)函數(shù)直接修改其函數(shù)參數(shù)即可完成操作上述操作。這部分將在第四章中進(jìn)行較為詳細(xì)的闡述。 DMA 的使用 直接存儲(chǔ)器訪問(wèn) (DMA)控制器可以在沒(méi)有 CPU 參與的情況下，完成存儲(chǔ)器映射區(qū)之間的數(shù)據(jù)傳輸。當(dāng) CPU在后臺(tái)工作時(shí)， DMA 控制器可以： ? 在片內(nèi)存儲(chǔ)器、片外存儲(chǔ)器、片上外圍設(shè)備之間傳送數(shù)據(jù) ? 在主機(jī)接口 (HPI)和存儲(chǔ)器之間傳送數(shù)據(jù) 在本論文中，由于待壓縮的語(yǔ)音信息的數(shù)據(jù)量比較大，片內(nèi)資源不能滿(mǎn)足 其需要，故需要將待處理的語(yǔ)音數(shù)據(jù)存放在片外。在這種情況下，對(duì)外部存儲(chǔ)器的訪問(wèn)會(huì)帶來(lái)比較大的性能損失，也會(huì)占用比較多的 CPU資源，所以考慮采用 DMA 方式實(shí)現(xiàn)對(duì)片外存儲(chǔ)器的訪問(wèn)。即由 SDRAM 搬移數(shù)據(jù)到 DSP 中這個(gè)過(guò)程可以采用 DMA 方式實(shí)現(xiàn)，以減少系統(tǒng)性能的損失。 A/D 芯片的選型和使用 彭國(guó)卿 《 基于 DSP 技術(shù)的語(yǔ)音監(jiān)控系統(tǒng)的軟件設(shè)計(jì)與實(shí)現(xiàn) 》 第 18 頁(yè) 共 40 頁(yè) （ 1） AD73360 的主要特征 [12] 根據(jù)項(xiàng)目要求，需要選擇一款具有多輸入通道的 A/D 芯片。經(jīng)過(guò)分析與比較，選定AD73360 芯片。選用這款芯片的主要原因是其具有 6 通道模擬輸入端，可以充分滿(mǎn)足項(xiàng)目的需要。 AD73360 是 ADI 公司推出的一款可編程通用 6 通道串行模擬輸入前端處理器，每個(gè)通道可以輸出長(zhǎng)度為 16 位的數(shù)字量。上述 6 通道各路自帶轉(zhuǎn)換電路，可以保證同時(shí)采樣，并且無(wú)需 CPU 干預(yù)，從而有效地減少了由于采樣時(shí)間不同而產(chǎn)生