freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內容

eda_出租車計價器的設計(留存版)

2025-09-24 10:27上一頁面

下一頁面
  

【正文】 書 3 乘客上車后,按下啟動按鈕,計價器開始工作,首先進入初始化狀態(tài),即計程從 0開始,計費從 8開始。 出租車計價器的實現將大大改善人們出行時因為討價還價而帶來的煩惱,從而使人們的心情比較愉悅。乘客上車后,按下啟動鍵,開始計費,除非同一乘客往返用那個車,否則按下單程鍵,這樣行駛里程超過 20 公里時,每公里加收 50%,既每公里 租費 元;計費顯示為 3 位整數、 1 位小數。通過內部使能信號分別計算 3公里以內、 320公里以及 20公里以后的費用。乘客下車后,按下復位鍵, 則所有計數器進入初始狀態(tài)。計程數據送入顯示譯碼模塊進行譯碼,最后送至以公里為單位對應的數據管上顯示。 《 EDA 技術》課程設計說明書 9 6 總結及體會 通過為期 一 周的課程設計, 出租車計價器系統的設計已基本完成,能按預期的效果模擬汽車啟動、等待、停止、復位等功能,并顯示車費數目等待時間及行駛路程。 min1,min2:out std_logic_vector(3 downto 0)。 price1=p1。 U2:process(clk1hz) begin if start=39。 else m2=m2+39。event and clk1hz=39。039。 if k1=0011 then en0=39。 p2=0000。 then if p2=1001 then p2=0000。 elsif(p2=1000 and p1=0101)then p1=0000。 end if。 end if。139。 p4=0000。 end if。 else k2=k2+39。039。 else f_wait=39。139。 else 《 EDA 技術》課程設計說明書 12 q=q+1。 signal m1,m2:std_logic_vector(3 downto 0)。 《 EDA 技術》課程設計說明書 10 參考文獻 [1] Volei A. Pedroni. 《 VHDL 數字電路設計教程 》 .電子工業(yè)出版社 ,20xx. [2] 潘松 ,黃繼業(yè) .《 EDA 技術實用教程》 .科學出版社 ,. [3] 劉江海 .《 EDA 技術課程設計》 .華中科技大學出版社 ,. [3] 鮑可進 ,趙念強 ,趙不賄等 .《 數字邏輯電路設計 》 .清華大學出版社 ,20xx. [4] 王道憲 ,賀名臣 ,劉偉 .《 VHDL 電路設計技術 》 .國防工業(yè)出版社 ,20xx. [5] 黃仁欣 .《 EDA 技術實用教程 》 .清華大學出版社 ,20xx. [6] 徐向民 .《 數字系統 設計及 VHDL 實踐 》 .機械工業(yè)出版社 ,20xx. 《 EDA 技術》課程設計說明書 11 附錄(程序源代碼) 出租車計價器 源 程序 library ieee。 由圖 44 可知, 3 公里之內計費顯示為8 元; 320 公里之間每公里 1 元累計;超過 20 公里每公里 1 元累計。計費數據送入顯示譯碼模塊進行譯碼,最后送至以百元、十元、元、角為單位對應的數碼管上顯示。 設計流程圖 設計流程圖如圖 22 所 示 。 該設計是在 VHDL的基礎上對出租車計價器進行設計來實現其基本功能的,與以往的基于單片機的數模混合電路相比, FPGA具有穩(wěn)定性好 、 抗干擾能力強 、電路實現簡單 、程序簡單 等優(yōu)點,且非常適合做為出租車計價器的控制核心,所以選擇用 VHDL來對計價器進行設計來實現其功能。 二、設計原始資料 三、要求的設計成果(課程設計說明書、設計實物、圖紙等) :內容包括設計背景、設計原理、仿真結果分析、設計總結。 本設計是基 于 VHDL進行編程,然后在 QuartusⅡ 進行波形仿真,實現出租車計價器的基本功能。 開始 初始化 單程? 里程 3 里程 20 元 /公里 1 元 /公里 等待? 等待? 元 /分鐘 1 元 /分鐘 計費 N Y Y Y N Y Y N N 圖 22 系統設計流程圖 分頻 里程計 數 時間計數 時間計數 N 《 EDA 技術》課程設計說明書 4 總體設計封裝圖 總體設計封裝圖如 圖 23 所示。 譯碼顯示模塊 譯碼顯示模塊完成計價、計時、計程數據顯示。出租車計費系統的設計中體現了 VHDL 覆蓋面廣,描述能力強,是一個多層次的硬件描述語言及 CPLD 器件速度快,使用方便,便于修改等特點,本設計在實用方面具有一定的價值。 km1,km2:out std_logic_vec
點擊復制文檔內容
研究報告相關推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1