【正文】 系統(tǒng) 設(shè)計思路 根據(jù)系統(tǒng)的設(shè)計要求，需要解決外部數(shù)據(jù)的并串轉(zhuǎn)換和數(shù)據(jù)編碼問題，而曼徹斯特編碼器是本文的設(shè)計重點，思路如下： 在每個周期的開頭加同步字頭 ,數(shù)據(jù)輸入時，輸入時間將持續(xù) 16個編碼周期，若輸入的數(shù)據(jù)信元為“ 1”，編 碼就通過輸出一個下降沿來表示，當輸入數(shù)據(jù)為“ 0”時，編碼則輸出一個上升沿。 end p_to_s。 end behav。 USE 。 奇偶校檢信號 Begin Date_out=tem_register(5)。)then if in_en=39。 elsif counter=100111 then if odd_bit=39。 odd_bit=not odd_bit。139?？梢栽趒uartusⅡ中直接點擊編譯快捷方式。 南昌航空大學科技學院 20xx 屆學士學位論文 26 圖 并串轉(zhuǎn)換結(jié)果分析圖 在 datain 端口中輸入 1101001110100110十六位的并行數(shù)據(jù)。因為數(shù)據(jù)位有 9個‘ 1’所以輸出的奇偶校驗位為‘ 0’。編輯波形文件再保存，保存名為 mancodec。 FPGA 是我們的一門專業(yè)選修課，本人學習這門課程也才半年的時間，但是在本次畢業(yè)設(shè)計中學到了很多知識。上圖中兩個時鐘周期為一個比特，上跳變?yōu)椤?0’，下跳變?yōu)椤?1’。 圖 系統(tǒng)模塊框圖 南昌航空大學科技學院 20xx 屆學士學位論文 32 經(jīng)過了原理和代碼的輸入之后，就開始進行編譯。仿真結(jié)果如圖 所示。在下圖 所示圖中點 generate function simulation list按鈕。 南昌航空大學科技學院 20xx 屆學士學位論文 20 圖 新建并串轉(zhuǎn)換 VHDL 文件 新建完 VHDL 文件以后就開始輸入 VHDL 代碼，在 quartusⅡ中，如下圖 所示。 if counter=101000then counter=000000。then tem_register(0)=39。039。039。 Signal counter:std_logic_vector(5 downto 0)。 圖 曼徹斯特編碼流程 上述的流程圖中 ss 為同步選擇信號， din 為數(shù)據(jù)輸入信號。039。 use 。 2．編碼器把來自外部的并行二進制數(shù)據(jù)轉(zhuǎn)化為串行信息。 BC 通過驗收 RT 回答的狀態(tài)字來檢驗傳輸是否成功并做后續(xù)的操作。為了將該標準僅僅應用于空軍系統(tǒng)， 1980年美國空軍曾經(jīng)對 1553B標準的應用選擇實施了諸多限制，但是工業(yè)界卻普遍認為這樣的做法大大低估了 1553B的應用能力，它應該擁有更廣泛的使用權(quán)限。下面我們來看看 FPGA 的設(shè)計流程， Quartus II 環(huán)境下的 FPGA 設(shè)計過程主要包括 5 個步驟： ●設(shè)計輸入 運用電路原理圖輸入、 HDL文本輸入等方式，表達設(shè)計思想，指定所用 HIGA器件的型號，分配其外部管腳。 一、 VHDL 語言的發(fā)展歷史 本次畢業(yè)設(shè)計就是應用 VHDL語言， 是一種用于 數(shù)字 電路設(shè)計的高級語言 。 采用高速 CHMOS 工藝，功耗低，可以與 CMOS、 TTL 電平兼容。數(shù)據(jù)位輸入結(jié)束后，編碼器將對輸入的數(shù) 南昌航空大學科技學院 20xx 屆學士學位論文 2 據(jù)信元進行奇偶校檢，如果在輸入的數(shù) 據(jù)信元中“ 1”的個數(shù)為奇數(shù)，編碼器輸出一個上升沿，反之若數(shù)據(jù)信元中“ 1”的個數(shù)為偶數(shù)則輸出一個下降沿。在飛機制造中，航空電子系統(tǒng)是其中重要的組成部分，而航空電子系 統(tǒng)中數(shù)據(jù)總線是關(guān)鍵技術(shù)之一。本人完全意識到本聲明的法律后果由本人承擔。本人授權(quán) 大學可以將本學位論文的全部或部分內(nèi)容編入有關(guān)數(shù)據(jù)庫進行檢索，可以采用影印、縮印或掃描等復制手段保存和匯編本學位論文。對本文的研究做出重要貢獻的個人和集體，均已在文中以明確方式標明。 學士學位論文原創(chuàng)性聲明 本人聲明，所呈交的論文是本人在導師的指導下獨立完成的研究成果。 關(guān)鍵詞 ： FPGA，曼徹斯特編碼， 1553B 總線，串并轉(zhuǎn)換 指導老師簽字： Design of Manchester Encoder Based on FPGA Student Name: Lin Yu Class: 0782052 Supervisor: Zou Qiong Abstract: Electronics and Aviation technology industry developed rapidly. Our country attaches great importance to the development of aerospace the period of Twelfth of FiveYear government will support further increase Aviation, it will Promote the rapid development of the aerospace aircraft manufacturing,Avionics System is an important part of the avionics system is the key technology of data bus. 1553B takes one kind of military standard， it has carried on the strict standard and the restraint to the electricity and the protocol characteristic of data bus， and it has already widely used in the aviation electron system． This standard propose a series of requests to the digital bus technology which are obligatory to the aviation airplane numeraI/Order/response， time sharing multiple use， including data bus information flow and function format． This article first introduces about the FPGA and Manchester Encoder， especially is the introduction of its two position unit,It including String and convert and Manchester the one that told emphatically is quartusⅡ of Operation and Simulation， in the1553B39。它主要由時鐘信號、轉(zhuǎn)換使能信號控制。 可做其它全定制或半定制 ASIC 電路的中試樣片。然后用綜合優(yōu)化工具生成具體門電路的網(wǎng)表，其對應的物理實現(xiàn)級可以是印刷電路板或?qū)Ｓ眉呻娐贰? 二、 Quartus II 下的 FPGA 設(shè)計 Quartus II 為硬件電路的設(shè)計提供了很大的方便。而美國國防部 1975年 4月 30日所發(fā)布的 MILSTD1553A就是在此基礎(chǔ)上不斷發(fā)展衍變而來，并為 F16戰(zhàn)斗機和 AH64A Apache直升機所首先運用。 BC 可以根據(jù)狀態(tài) 字的內(nèi)容來決定下一步采取什么樣的操作。 圖 曼徹斯特編碼 下面是一段數(shù)據(jù)串行信號 1000100111，在上圖中可以看出曼徹斯特編碼信號的跳變都發(fā)生在中間時刻，它按照曼徹斯特的 編碼規(guī)則，可以表示 1001100111。 圖 并串轉(zhuǎn)換流程圖 程序代碼如下： library ieee。 else for i in 15 downto 1 loop tmpreg(i)=tmpreg(i1)。139。 en_out: buffer std_logic)。 bit_temp=39。 elsif counter=100110then if odd_bit=39。039。 南昌航空大學科技學院 20xx 屆學士學位論文 18 end if。 圖 新建工程文件 encode 單擊 Finish按鈕完成 encode工程的新建。 然后就是設(shè)置端口的波形。下一步就是開始編譯，結(jié)果如圖 所示。同理放入 p_to_s模塊 ,如圖 所示。前面 3 位為同步字頭， 111000為同步字頭。 目前， 1553B 總線協(xié)議正被越來越多的軍用與民用客戶所接受。在圖 所示圖中點擊 generate function simulation list按鈕。 系統(tǒng)總體仿真及結(jié)果分析 在完成上述的兩個模塊的仿真和運行以后進行總體的功能仿真。低電平為 39。 Quartus II 提供的波形文件為 Vector Waveform File，即VWF。 end if。 bit_temp=39。139。039。then tem_register=000000。 偶數(shù) 結(jié)束 判斷結(jié)束 南昌航空大學科技學院 20xx 屆學士學位論文 16 port(rst :in std_logic。 圖 并串轉(zhuǎn)換器圖 曼徹斯特編碼 器設(shè)計 曼碼編碼過程可分為三部分： 1)檢測編碼周期是否開始