freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內容

相位測量儀的設計及文獻綜述(留存版)

2025-02-02 01:19上一頁面

下一頁面
  

【正文】 于 “ ” 端時,輸出管截止,相當于輸出端開路。其應實現(xiàn)的功能就是負責對被測信號頻率數(shù)據和相位差數(shù)據的實時測量。 3 增強型嵌入式結構 每個 EAB 有以 256 x 16 、 512x8 、 IO24X4 、 2048X2 位任意組合的 RAM ,可做單口 RAM ,也可以設計成雙口 RAM。被測信號有關時間檢測模塊的 作用是:在控制信號 ENA 和 CLRA 的控制下,對測控基準時鐘信號 CLKF 進行計數(shù)和清零,以便于獲取有關頻率和相位差數(shù)據。兩個 16 位定時器/計數(shù)器 ; 5個中斷源。 3.輸入 /輸出引腳 ~ :P0 的8個引腳。 MCU 與 FPGA 的握手信 號為FEN 、 DSEL ,分別接在 P1 . 3 和 P1 . 5 ,即 4 腳和 6 腳。分時顯示不同的數(shù)碼管。電路如下圖 17 所示。 D1 ~ D41N400740uFC1~ 220V 50HZT11KRL 圖 18 電容濾波電路 東華理工大學長江學院畢業(yè)設計(論文) 硬件電路設計 23 4 穩(wěn)壓電路 整流濾波電路將交流電源變換成為直流電源,但輸出電壓會隨著電網電壓或負載電阻的變化而變化。 其中 特別 感謝的是 我們的指導教師高浪琴老師,她 在百般繁忙的工作中 ,利用休息這 寶貴的時間來指導我們設計, 她這種為人的精神,對我影響深刻, 在她 的 嚴謹、 細心 和 全面的指導之 下, 本硬件 設計才能順利完成 ,在此由衷特別的感謝她 ,在此說聲:老師您辛苦了。 在本系統(tǒng)設計過程中,特別是在開始設計本系統(tǒng)的時候,遇到了很多的困難, 但在最后,通過在老師的細心指導之下和自己的不斷努力,終于克服了種種困難,把設計做好了。 當負載開路時,即 RL=∞時,輸出電壓平均值 UO( AV) =√2 U 2。 各部分電路的設計 1 電源變壓器 直流電源的輸入為 220V 的電網電壓(即市電),一般情況下,所需直流 電壓的數(shù)值和電網電壓的有效值相差較大,因而需要通過電源變壓器降壓后,再對交流電壓進行處理。 1 .數(shù)碼管簡介 數(shù)碼管結構:有共陰極和共陽極兩種接法,如 圖 14 中 ( a)和 ( b) 所示 ( a) 共陰極接法 ( b) 共陽極接法 圖 14 數(shù)碼管的接法 2.顯示方式 ( 1)靜態(tài)顯示 在靜態(tài)顯示方式下,每一位顯示器的字段控制線是獨立的。 這部分電路由單片機、晶振電路、按鍵電路等組成。 AT89C51 是片內有程序存儲器的單片機,要構成最小應用系統(tǒng)時只要將單片機接上外部的晶體或時鐘電路和復位電路即可,如圖 11 所示。 東華理工大學長江學院畢業(yè)設計(論文) 硬件電路設計 14 單片機 AT89C51 設計中所使用的單片機是 AT89C51[24]。設計中采用 40MHz 的高頻晶體震蕩源[18],由 FPGA 內部的分頻模塊對 40MHz 信號進行四分頻,得到 10MHz 的數(shù)據采樣信號,其采樣周期為 s。 3) FEN =0 時, FPGA 內部電路不予理睬。 Output2 Output3 Output1 Output4 VCC GND — Input1 +Input4 + + +Input1 — Input4 — Input2 +Input3 + +Input2 — Input3 + 圖 4 LM339比較 器內部引 腳 圖 1 2 3 4 5 6 7 8 9 10 11 12 13 14 4 3 2 1 東華理工大學長江學院畢業(yè)設計(論文) 硬件電路設計 9 數(shù)據采集電路的設計 采集電路描述 數(shù)據采集電路的功能就是實現(xiàn)將待測正弦信號的周期、相位差轉變?yōu)?19 位的數(shù)字量。 圖 3 用施密特觸發(fā)器組成的整形電路圖 LM339 比較器 LM339 類似于增益不可調的運算放大器。 設計方案 系統(tǒng)采用 FPGA 實現(xiàn)數(shù)據的采集,考慮到 FPGA 具有集成度高的特點, I/O 資源豐富,穩(wěn)定可靠,可現(xiàn)場在線編程 [9]等優(yōu)點,而單片機具有很好的人機 接 口和運算控制功能 [10], 采用 MCU 與 FPGA 相結合,來構成整個系統(tǒng)的測控主體 。因為相位差測量絕對誤差Δθ =20,而 FPGA 在測量 T0時有一字的誤差,對待測信號頻率 f=20KHz 而言,下式成立: 20: T0=3600: 50? s 則有 sT ? ? ,即 FPGA 在采集相位差對應的時間差 T0時,至少能分辨出 ? s的時間間隔。通常所謂相位測量 [1]是指對兩個同頻率信號之間相位差的測量。 關鍵字: 數(shù)據采集 。 Acquisition。相位測量有 五種方法:相位比較法、相位檢波法、過零時間法 、 PLL 鎖相環(huán)測相法 [3]和變頻測相法。 2)相位測量儀的輸入阻抗大于或等于 100kΩ。由于 FPGA 對脈沖信號比較敏感,而被測信號是周期相同、幅度和相位不同的兩路正弦信號,為了準確地測量出兩路正弦信號的相位差及其頻率,需要對輸 入 波形進行整形 , 使輸 入 信號變成矩形波信號,并送給FPGA 進行處理.設計時設計了兩種整形輸 入 電路方案。當 “ ” 端電壓高于 “+” 端時,輸出管飽和,相當于輸出端接低電位。 設計時要充分利用了 PPGA 可編程 [15]資源多、速度快、口線多、實時采樣性好等特點。 4 時鐘鎖定和時鐘自舉 該器件可為設計提供可供選擇的時鐘鎖定( Cock Lock )和時鐘自舉( Clock Boost)電路。數(shù)據鎖存模塊的作用是:在 LOADA 的上升沿將頻率數(shù)據鎖存在 DATAA 中,在 CLB的下降沿時將相位差數(shù)據鎖存在 DATAB 中??删幊檀型ǖ溃坏凸牡拈e置和掉電模式;片內含振蕩器和時鐘電路。在不接片外存儲器與不擴展 I/O 時,可作為準雙向輸入 /輸出接口。另外,在設計中使用了單片機串口 RXD ,將有待顯示信息送給顯示模塊顯示。 動態(tài)顯示是一位一位地輪流點亮各位數(shù)碼管,這種逐位點亮顯示器的方式稱為位掃描 。 D1 ~ D4~ 220V 50HZT1RL 整流 電路 AC220V UI U0 變壓 器 濾波 電路 穩(wěn)壓 電路 圖 16 直流電源方框圖 圖 17 單相橋式整流電路 東華理工大學長江學院畢業(yè)設計(論文) 硬件電路設計 22 其原理如下: 設變壓器副邊電壓 u2=√ 2U2sinwt, U2為有效值。為了獲得穩(wěn)定的電壓,必須采取穩(wěn)壓措施。 同時也還要感謝 我 的母校 東華理工大學 對我的培養(yǎng)和教育 。 而且 系統(tǒng) 還 具有較高的測量精度, 若 從穩(wěn)定性等方面加以改進,可進一步應用于實際系統(tǒng)中。電容濾波電路利用電容的充、放電作用,使輸出電壓趨于平滑。 CLR9CLK8A1B2QA3QB4QC5QD6QE10QF11QG12QH13VCC14GND7U0SN74LS164NCLR9CLK8A1B2QA3QB4QC5QD6QE10QF11QG12QH13VCC14GND7U1SN74LS164NCOM1R12R23R34R45R56R67R78R89RP0COM1R12R23R34R45R56R67R78R89RP1RXDTXDVCCVCC VCCf9g10e1d2K3c4DP5b6a7K8D0f9g10e1d2K3c4DP5b6a7K8D1 圖 15 系統(tǒng)的顯示模塊電路圖 東華理工大學長江學院畢業(yè)設計(論文) 硬件電路設計 21 D1 D4 D3 D2 A B 直流 電源電路 直流電源的基本原理 單相交流經過電源變壓器、整流電路、濾波電路和穩(wěn)壓電路轉換成穩(wěn)定的直流電壓,其方框圖如下圖 16 所示。本 設計選用 LED 七段數(shù)碼管顯示 來設計。 12345678RST91011121314151617XTAL218XTAL119VSS202122232425262728PSEN29ALE/PROG30EA/VPP313233343536373839VCC40U0 89C51 圖 12 AT89C51單片機圖 東華理工大學長江學院畢業(yè)設計(論文) 硬件電路設計 17 控制電路的設計 MCU(單片機數(shù)據運算控制)電路圖如下圖 13 所示,為了提高 MCU 電路的 1 / 0口帶負載能力, 可以將 電路采用上拉電阻。其中 R1 和 R2 分別選擇 200Ω和 1KΩ的電阻,電容器一般選擇 22μ F。因此應設置一個按鍵開關,以便實現(xiàn)顯示內容的切換。 19 位數(shù)字量的物理單位是 s。 2) DSEL=1 且 FEN =l 時, MCU 從 FPGA 讀取 19bit 時間差數(shù)據。 其內部引腳圖如圖 4。這可以通過調節(jié)電位器RS 來實現(xiàn)。電源模塊的作用是:提供儀器工作時所需的工作電源。 東華理工大學長江學院畢業(yè)設計(論文) 緒 論 3 相位差對應的時間差 T0的測量 對相位差的測量跟頻率測量的方法類似,不過閘門控制信號為 A○+ B 的高電平寬度,則有 OTfN ?02 f 0的確定及 FPGA 的二進制數(shù)據位數(shù)的確定 [7]。 正弦信號經過不同的時間或不同的網絡后可以有不同的相位。同時 通過功能鍵的切換,由顯示模塊顯示待測信號的頻率和相位差。 SCM。相位測量 儀是電子領域的常用儀器,當前測頻 、 測相主要是運用等精度測頻、 PLL 鎖相環(huán)測相的方法。 3)允許兩路輸入正弦信號的峰值可分別在 1~ 5V 之間變化。第一種方案是使用單門限電壓比較器 [12]來完成,當輸入信號電壓每通過一次零時單門限電壓比較器的輸出就要翻轉一次,即比較器的輸出端將產生 一次電壓跳變,它的正、負向幅度均受到供電電源的限制,因此,輸出電壓波形是具有正負極性的 矩形 波,這樣就完成了電壓波形的整形工作。兩個輸入端電壓差別大于 10mV就能確保輸出能從一種狀態(tài)可靠地轉換到另一種狀態(tài),因此,把 LM339 用在弱信號檢測等場合是比較理想的。對整形后的輸入 信號進行數(shù)據采集。這兩種電路都含有鎖相環(huán)( PLL)。輸出選擇模塊的作用是:根據單片機發(fā)出的控制信號數(shù)據傳送使能信號 FEN 和輸出數(shù)據類型選擇信號 DSEL,將被測信號頻率數(shù)據或相位差數(shù)據輸出。 AT89C51 單片機內部的振蕩電路是
點擊復制文檔內容
研究報告相關推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1