【正文】 沖編碼調(diào)制方案，采樣值是八位的，按照奈奎斯特法則規(guī)定，采樣頻率必須由高于被采樣信號的最大頻率成分的 2 倍， 可以編碼的頻率范圍是從 0 到 4KHz。有外部存儲器接口，而 F2810僅有 64K*16 位的片內(nèi) Flash 存儲器，且無外部存儲器接口。 C28x 系列 DSP 集成了豐富的片上外設(shè)，每個外設(shè)都會產(chǎn)生一個或多個外設(shè)級中斷，為了支持這些中斷， CPU 除了支持 16 個 CPU 級的中斷外，還使用中斷擴展控制器來對外設(shè)中斷進行仲裁。 （ 11）內(nèi)部時鐘和幀的產(chǎn)生可編程。 TLV320AIC23 還具有很低的功耗 (回放模式為 23mW。電源輸入范圍正常是 LHPOUT 左部立體聲混頻放揚聲器輸出，額定 0DB 輸入水平是 1V（方均根值），在 1DB 階段提供 73～ 6DB 的增益 LLINEIN 左立體聲線輸入頻道。 AIC23 提供了 11 個映像寄存器，見下表： 表 210 AIC23 配置寄存器 地址 寄存器 地址 寄存器 0000000 左通道音頻輸入音量控制寄存器 0000110 電源節(jié)省控制寄存器 0000001 右通道音頻輸入音量控制寄存器 0000111 數(shù) 字音頻格式寄存器 0000010 左通道揚聲器音量控制寄存器 0001000 采樣速率控制寄存器 0000011 右通道揚聲器音量控制寄存器 0001001 數(shù)字接口激活寄存器 0000100 模擬音頻通道控制寄存器 0001111 復(fù)位寄存器 0000101 數(shù)字音頻通道控制寄存器 正是通過表 210 中的 11 個寄存器芯片 TLV320AIC23 可以方便的設(shè)置具體的音頻工作模式和放大倍數(shù)等參數(shù)，從而更好的為用戶所使用。具有完整的基本調(diào)試工具，可以載入執(zhí)行文件 (.out)，查看寄存器窗口、存儲器窗口和變量窗口、反匯編窗口等，支持在 C 源代碼級進行調(diào)試。由于只用 C 語言編程，其中調(diào)用的標(biāo)準(zhǔn) C 的庫函數(shù)有專門的庫提供，在編譯連接時編譯系統(tǒng)還負(fù)責(zé)構(gòu)建 C 運行環(huán)境。在 C 結(jié)構(gòu)體中列出位區(qū)的名稱定義位，每個位區(qū)定義的名稱后面帶有一個冒號，后面緊跟相應(yīng)位的長度。 MCBSP 與其接口設(shè)備進行數(shù)據(jù)通信時，通過傳輸引腳（ DX）來發(fā)送，通過接收引腳（ DR）來接收。 TI DSP 芯片除C6000、 C5510 等外，大都內(nèi)部含有振蕩電路，可使用晶體電路產(chǎn)生所需的時鐘信號。 又因為本 DSP 系統(tǒng)需要的電源由 5V 轉(zhuǎn)換成 和 。所有的中斷都是通過 PIE 中斷擴展單元連接到各自相關(guān)的中斷線上的）：禁用 CPU 中斷。 （ 11）接收器和發(fā)送器有效前需要等待兩個時鐘周期。（注意：設(shè)置這兩位時不能修改其所屬的寄存器的其他狀態(tài)） （ 6）如果需要內(nèi)部產(chǎn)生幀同步信號，將 FRST 置位。 （ 2）初始化語音編解碼芯片 TLV320AIC23。如電平轉(zhuǎn)換器件等 。 多個同頻時鐘信號時，可選擇有源的晶振作為時鐘電路 。 AIC23 是通過 2812 的 mcbsp接口來控制和傳輸音頻數(shù)據(jù)的。 寄存器文件結(jié)構(gòu)的空間分配：外設(shè)寄存器都有特定的存儲空間映像地址，因此需根據(jù)不同的系統(tǒng)配置將其分配到相應(yīng)的地址空間。 DSP 復(fù)位后，首 先從 0地址開始運行，然后跳轉(zhuǎn)到 庫內(nèi) C 運行環(huán)境的入口點＿ c＿ int00，完成初始化操作，在調(diào)用 main()函數(shù)，執(zhí)行用戶的程序。但目前只有 VC5000 和 VC6000 的 CCS 中提供 DSP/BIOS 功能。用作 AIC23 內(nèi)部時鐘的導(dǎo)出 晶振輸出端，連接外部晶體。 CS 控制輸入端口鎖存 /地址選擇。輸入和輸出都具有可編程的增益調(diào)節(jié)功能。 （ 7）支持 ABIS 模式。中斷也可用作標(biāo)識特殊事件已經(jīng)發(fā)生的信號，如一個定時器已停止計數(shù)。下面是用折線近似逼近的壓縮。由于PCM 是一種未經(jīng)過壓縮的數(shù)字音 頻信號，因此常常將它作為與其他編碼進行比第二章 5 較的一種參考信號。第四章詳細(xì)介紹系統(tǒng)的軟件設(shè)計以及對實驗結(jié)果進行了總結(jié)。著名的波形編碼標(biāo)準(zhǔn)有 （ 64kbps PCM 編碼調(diào)制）和 （ 16/24/32 kbps ADPCM 自適應(yīng)差分脈沖編碼調(diào)制）。要達到理論上 50bit/s 確語音信息率最低限這個目標(biāo)，對人腦感知信號的過程，必須有更深入的研究。波形編碼是將時間域信號直接變換為數(shù)字代碼，力圖使重建語音波形保持原語音信號的波形形狀。第二章分析了語音信號編、解碼原理與 標(biāo)準(zhǔn)的算法原理和論述了 TMS320F2812 軟、硬件的開發(fā)和設(shè)計。 本 文首先簡要的介紹了語音壓縮編碼算法的發(fā)展進程，以及發(fā)展趨勢。從最初的 64kbps 的標(biāo)準(zhǔn) PCM 波形編碼器到現(xiàn)在 4kbps 以下的參量編碼的聲碼器，語音壓縮編碼在幾十年里得到迅速發(fā)展。但是，作為一個速率低第一章 2 限，臨界信息速率應(yīng)該是人理解信號所需要的最小速率，但這是一個還需要繼續(xù)深入研究的問題。為了降低比特率，波形編碼會充分利用相鄰抽樣點之間的相關(guān)性 ，對差分信號進行編碼。 全文分為四章，第一章概述語音壓縮編解碼的發(fā)展進程、趨勢以及課題的主要研究內(nèi)容及意義。如果取樣值既采取均勻量化，又采取自然二進制表示，這種編碼方法就是脈沖編碼調(diào)制 PCM(Pulse Code Modulation)。我國采用的是歐洲標(biāo)準(zhǔn)。 PF0、 PF1及 PF2各寄存器的映射分布情況 分別 見表 2表25和表 26。 （ 4） 128 個通道用于傳送和接收。MCBSP 與其接口設(shè)備進行數(shù)據(jù)通信時，通過傳輸引腳（ DX）來發(fā)送，通過接收引腳（ DR）來接收。 BVDD 緩沖器供應(yīng)輸入。額定 0dB 輸入水平是 1V，在 階段提供從 ~12DB 的增益 SCLK 控制口串行數(shù)據(jù)時鐘對于 SPI 和兩線控制模式，這是串行時鐘輸入 SDIN 控制口串行數(shù)據(jù)輸入。 DSP 程序設(shè)計基礎(chǔ) 集成開發(fā)環(huán)境 CCS 介紹 CCS（ Code Composer Studio)是一個完整的集成開發(fā)環(huán)境，也是目前使用使用最為廣泛的 DSP 開發(fā)軟件之一。 第二章 21 （ 2）鏈接命令文件：該文件包含了 DSP 和目標(biāo)板的存儲器空間的定義以及代碼段、數(shù)據(jù)段是如何分配到這些存儲空間的。每個寄存器文件結(jié)構(gòu)在編譯時都會直接將外設(shè)寄存器映射到相應(yīng)的存儲空間。從 AIC23 輸出地數(shù)據(jù)信號通過 DSP 的 McBSP 接口再輸入到 DSP 芯片 F2812中進行信號處理， F2812 對輸入的信號進行編碼使信號成為可以在信道中傳輸?shù)拇a并將這些碼元存儲起來。 TI DSP 系統(tǒng)中的時鐘電路主要有三種：晶體電路、晶振電路、可編程時鐘芯片電路。例如， C281x 的是 ， C54x的是 ， C64x 有 、 等。 （ 1）先初始化系統(tǒng)中控制部分：鎖相環(huán) （ PLL 模塊主要用來控制 DSP 內(nèi)核的工作頻率，外部提供一個參考時鐘輸入，經(jīng)過鎖相環(huán)倍頻或分頻后提供給DSP 內(nèi)核。 （ 2）當(dāng)串口處于復(fù)位狀態(tài)時，根據(jù)需 要只修改 MCBSP 配置寄存器（不能是配置寄存器）。若 McBSP 中斷未產(chǎn)生則繼續(xù)等待中斷。 第四章 29 （ 6）初始化 PIE 向量表指針指向的中斷服務(wù)程序（ ISR）。軟件 對整個系統(tǒng)來說是至關(guān)重要的，是整個系統(tǒng)的靈魂，整個系統(tǒng)的執(zhí)行操作都是在軟件的協(xié)調(diào)指揮下進行的。由于本電路設(shè)計中 DSP 芯片所需要的外加電壓為 5V 因此必須將 220V 的交流電壓變換成 5V 的直流電壓。該控制接口 VI 有 SPI 和I2C 兩種工作模式，由芯片上的 MODE 引腳進行選擇： MODE=O 為 I2C 模式，MODE=I 為 SPI 模式。 （ 3）若需要定義的位區(qū)大于 16 位，則在另一個存儲空間存放其余的位。 使用寄存器文件結(jié)構(gòu)和位區(qū)定義訪問外設(shè)寄存器主要包括以下操作： (1)為外設(shè)寄存器的使用創(chuàng)建新的數(shù)據(jù)類型。探針工具，用于進行算法仿真，數(shù)據(jù)監(jiān)視等。 DSP 芯片引腳 TX1 發(fā)送數(shù)據(jù)，F(xiàn)SX1 作片選連接 AIC23 的 CS，而 CLKX1 作為時鐘信號連接 SCLK。在音頻從模式，該信號與 DSP 芯片產(chǎn)生 LRCOUT I2S ADC 字時 鐘信號在音頻主模式， AIC23 產(chǎn)生幀信號，并將其發(fā)送到 DSP 芯片。 （ 1） TLV320AIC23 詳細(xì)指標(biāo)：高品質(zhì)的立體聲多媒體數(shù)字語音編解碼器，在 ADC 采用 48KHZ 采樣率時噪音 90DB，在 DAC 采用 48KHZ 采樣率時噪音100DB， 核心數(shù)字電壓：兼容 TIF28X DSP 內(nèi)核電壓， 緩沖器和模擬：兼容 TI28X DSP 內(nèi)核電壓，支持 8KHZ96KHZ 的采樣頻率，軟件控制通過 TIMCBSP 接口，音頻數(shù)據(jù)輸入輸出通過 TIMCBSP 接口 。 （ 14）支持部分 TI/EI。 96 個中斷中的每個中斷都有自己的中斷向量并存放在 RAM 中，構(gòu)成了整個系統(tǒng)的中斷向量表，可以根據(jù)需要對中斷向量表進行調(diào)整。 （ 2 ） L0 和 L1 ：每塊的大小為 4K16 位， 其中 L0 映射至地址008000H~008FFFH， L1 映射至地址 009000h~009FFFh； L0 和 L1 受到代碼安全模塊 CSM 的保護 。 PCM 編碼需要經(jīng)過連續(xù)的三步：抽樣、量化和編碼。 表 21 常用的音頻取樣頻率 取樣頻率（ khz） 8 16 48 量化精度（ bit） 8 8 16 16 16 16 數(shù)據(jù)率（ kb/s） 64 256 768 從 21 表中可以看出，取樣頻率越高，數(shù)字化后的音頻質(zhì)量越高，存儲量也越大，所以使用哪種取樣頻率要兼顧語音質(zhì)量和信道容量。 如何在有限的頻帶中得到較高的合成語音質(zhì)量，并且盡可能地降低語音傳輸速率，就成為了 亟待解決的問題。而且，在通信過程產(chǎn)生誤碼、網(wǎng)絡(luò)抖動和突發(fā)傳輸時，這種方法必須具有健壯性（ Robustness）。參數(shù)編碼主要是從聽覺感知的角度注重語音的重現(xiàn)，即讓解碼語音聽起來與 輸入語音是相同而不是保證其波形相同。in the third chapter the results of the experiment are analyzed。摘要 Ⅰ 摘 要 DSP 芯片，也稱數(shù)字信號處理器，是一種針對數(shù)字信號處理而特別設(shè)計的微處理器。 in the second chapter，theories of criterion arithmetic are analyzed: design of hardware and software speech coding， system based on TMS320f2812。 參數(shù)編碼又稱為聲碼器技術(shù)，它通過對語音信號進行分析，提取參數(shù)來對參數(shù)進行編碼，在接收端能夠用解碼后的參數(shù)重構(gòu)語音信號。 語音編碼技術(shù) 語音編碼的主要功能就是把語音的采樣值 編碼成少量的比特（幀）。為了減少存儲量和傳輸速率，需要對語音信號進行編碼壓縮，因而對語音編碼技術(shù)的研究和開發(fā)受到越來越多研究人員的重視。由于人耳能聽到的聲音的頻率范圍大致在 20Hz20kHz，因此聲音的質(zhì)量與音頻信號的頻譜范圍 以及采樣時間間隔有關(guān)。 采用 8KHz、 8 位編碼值，占用帶寬為 64kbps。C28x片內(nèi)共有 18K16位 的 SARAM，分別是： （ 1 ） 0 和 M1 ：每塊的大小為 1K16 位，其中 M0 映射至地址000000H~0003FFH， M1 映射至地址 000400H~0007FFH； M0 和 M1 不受 CSM模塊保護。 PIE 模塊共支持 96 個不同的中斷，這些中斷分成12 個 組，每組又有 8 個中斷，每個組的中斷都對應(yīng) CPU 內(nèi)核的 12 條中斷線（ INT1~INT12）的一條上。 （ 13）支持 SPI 設(shè)備。上述優(yōu)點使得 TLV320AIC23 成為一款非常理想的音頻編解碼器，與 TI 的 DSP 系列相配合更是相得益彰。在音頻主模式， AIC23 產(chǎn)生幀信號，并將其發(fā)送到 DSP 芯片。它是使用 DSP 芯片的 MCBSP0通道向 AIC23 發(fā)送控制信息，采用 SPI 方式。斷點工具，支持硬件斷點、數(shù)據(jù)空間讀 /寫斷點、條件斷點等。 TMS320C28x 的 C 編程 TMS320C28x 系列 DSP 的主要應(yīng)用在嵌入式控制系統(tǒng)中，為方便用戶開發(fā)并提高 C 代碼的執(zhí)行效率， TI 公司提供了硬件抽象層的方法來訪問外設(shè)寄存器，即采用寄存器文件結(jié)構(gòu)和位區(qū)定義的形式，以方便訪問寄存器及寄存器中的位。 （ 2）編譯器限制定義的位區(qū)長度最大不超過一個整數(shù)大小，位區(qū)最長不超過 16 位。 AIC23 是可編程 芯片，內(nèi)部有 11 個 16 位寄存器，編程設(shè)置這些寄存器可得到所需的采樣頻率、輸入輸出增益和傳輸數(shù)據(jù)格式等。 電源模塊設(shè)計 供電電源的設(shè)計是 DSP 應(yīng)用系統(tǒng)的設(shè)計的一個重要組成部分供電電源的設(shè)計是 DSP 應(yīng)用系統(tǒng)設(shè)計的一個重要組成部分。具體電路圖如如 35 所示： NC1NC21 G N D31 E / N /41 IN51 IN6NC7NC82 G N D92 E / N /102 IN112 IN12NC13NC14NC15NC16