【正文】 文 （設(shè) 計(jì)） 17 圖 預(yù)分頻 10MHZ 將 50MHZ 的系統(tǒng)時(shí)鐘產(chǎn)生 10MHz 的門控信號(hào)和待測(cè)的定頻信號(hào)，而對(duì)輸入系統(tǒng)時(shí)鐘 clk（ 50MHz）進(jìn)行分頻的模塊，設(shè)計(jì)源代碼 對(duì)輸入系統(tǒng)時(shí)鐘 clk（ 50MHz）進(jìn)行 5 分頻產(chǎn)生 10MHz 信號(hào)。在信號(hào) load 的上升沿時(shí)，立即對(duì)模塊的輸入口的數(shù)據(jù)鎖存到 reg32b的內(nèi)部，并由 reg32b 的輸出端輸出，然后七段譯碼器可以譯碼輸出。閘門時(shí)間越長(zhǎng)，標(biāo)準(zhǔn)頻率越高，測(cè)頻的相對(duì)誤差就越小。在測(cè)量過程中，有兩個(gè)計(jì)數(shù)器分別對(duì)標(biāo)準(zhǔn)信號(hào)和被測(cè)信號(hào)同時(shí)計(jì)數(shù)。待測(cè)信號(hào)與門控信號(hào)通過 D 觸發(fā)器產(chǎn)生實(shí)際的門控信號(hào)，送入計(jì)數(shù)模塊使能端，控制計(jì)數(shù)模塊對(duì)輸入的待測(cè)信號(hào)進(jìn)行計(jì)數(shù)，再將計(jì)數(shù)結(jié)果送入鎖存器中，保證系統(tǒng)可以穩(wěn)定顯示數(shù)據(jù)，顯示譯碼驅(qū)動(dòng)將二進(jìn)制表示的計(jì)數(shù)結(jié)果轉(zhuǎn)換成相應(yīng)的能夠在數(shù)碼顯示管上顯示的十進(jìn)制結(jié)果。這種方法免去了實(shí)際測(cè)量前的預(yù)測(cè)，節(jié)省了劃分頻段所用的時(shí)間，克服了原來高頻段采用測(cè)頻模式而低頻段采用測(cè)周期模式的測(cè)量方法中存在換擋而導(dǎo)致的測(cè)量速度慢的缺點(diǎn)。這種編程方式可輕易地實(shí)現(xiàn)紅外編程、超聲編程或無線編程，或通過電話線遠(yuǎn)程在線編程。 Quartus II 也可利用第三方的綜合工具。隨著可編程邏輯器件 FPGA 技術(shù)的發(fā)展 , 將大量的不同的邏輯功能集成于單個(gè)器件中，根據(jù)不同的需要提供的門數(shù)范圍從幾百門到上百萬門，從根本上解決了單片機(jī)的先天性限制問題。 大 學(xué) 畢 業(yè) 論 文 （設(shè) 計(jì)） 基于 FPGA的多功能頻率計(jì)的設(shè)計(jì) 大 學(xué) 畢 業(yè) 論 文 （設(shè) 計(jì)） 1 目錄 摘要 .................................................................... 3 Abstract ................................................................ 4 第一章 緒論 ............................................................. 5 研究背景及意義 .................................................. 5 論文的研究?jī)?nèi)容及結(jié)構(gòu)安排 ........................................ 5 第二章 頻率測(cè)量原理概述 ................................................. 7 開發(fā)平臺(tái)及 FPGA/CPLD 簡(jiǎn)介 ........................................ 7 Quartus II 簡(jiǎn)介 ........................................... 7 FPGA/CPLD 簡(jiǎn)介 ............................................ 7 數(shù)字頻率計(jì)工作原理概述 .......................................... 8 測(cè)頻方法及誤差分析 ............................................. 10 常用測(cè)頻方案 ............................................. 10 等精度測(cè)頻原理 ........................................... 11 誤差分析 ................................................. 12 本章小結(jié) ....................................................... 13 第三章 等精度頻率計(jì)的系統(tǒng)設(shè)計(jì)與功能仿真 ................................ 14 系統(tǒng)的總體設(shè)計(jì) ................................................. 14 信號(hào)源模塊 ..................................................... 16 預(yù)分頻 ................................................... 16 分頻模塊 ................................................. 17 按鍵控制模塊 ................................................... 19 測(cè)頻控制信號(hào)模塊 ............................................... 20 鎖存器 ......................................................... 21 計(jì)數(shù)器模塊 ..................................................... 22 周期模塊 ....................................................... 23 顯示模塊 ....................................................... 26 數(shù)據(jù)選擇器 ............................................... 26 大 學(xué) 畢 業(yè) 論 文 （設(shè) 計(jì)） 2 數(shù)碼管顯示驅(qū)動(dòng) ........................................... 26 本章小結(jié) ....................................................... 27 第四章 總體設(shè)計(jì)驗(yàn)證 .................................................... 28 第五章 總結(jié)與展望 ...................................................... 29 致謝 ................................................................... 30 參考文獻(xiàn) ............................................................... 32 附錄 文獻(xiàn)翻譯 .......................................................... 33 英文文獻(xiàn) 1 ......................................................... 33 英文文獻(xiàn) 2 ......................................................... 37 譯文 1 頻率調(diào)制 .................................................... 39 譯文 2 振幅鍵控 .................................................... 43 大 學(xué) 畢 業(yè) 論 文 （設(shè) 計(jì)） 3 摘要 數(shù)字頻率計(jì)是一種基本的測(cè)量?jī)x器?；?FPGA 的數(shù)字頻率計(jì)不僅在集成度方面遠(yuǎn)遠(yuǎn)超過了傳統(tǒng)的數(shù)字頻率計(jì)，而且在基準(zhǔn)頻率及精度等外部條件允許的情況下，根據(jù)不同需要對(duì)精度和頻率范圍，只需對(duì)硬件描述語(yǔ)言進(jìn)行一定的改動(dòng)，即可達(dá)到更改系統(tǒng)的精度和頻率范圍的目的。同樣， Quartus II 具備仿真功能，同時(shí)也支持第三方的仿真工具，如 ModelSim。這些功能在工控、智能儀器儀表、通訊和軍事上有特殊用途。 在設(shè)計(jì)中用一個(gè)標(biāo)準(zhǔn)的基準(zhǔn)時(shí)鐘，在單位時(shí)間 (1s)里對(duì)被測(cè)信號(hào)的脈沖數(shù)進(jìn)行計(jì)數(shù)，計(jì)數(shù)結(jié)果即為信號(hào)的頻率。周期部分即將鎖存器中的數(shù)據(jù)送入 32 位除法器 division 中，用 109 除以計(jì)數(shù)結(jié)果，得到周期結(jié)果，單位為 ns；再將二進(jìn)制的周期結(jié)果在 B_BCD 中轉(zhuǎn)化為 8421BCD 碼，通過按鍵控制數(shù)碼管顯示頻率或者周期，在數(shù)碼顯示管上可以看到相應(yīng)結(jié)果。首先給出閘門開啟信號(hào) (預(yù)置閘門上升沿 )送入 D 觸發(fā)器，在 D 觸發(fā)器內(nèi)部，等到被測(cè)信號(hào)的上升沿到來時(shí)，實(shí)際閘門信號(hào)變?yōu)楦唠娖?；然后預(yù)置閘門關(guān)閉信號(hào) (下降沿 )到時(shí)，實(shí)際閘門信號(hào)也不立即變?yōu)榈碗娖剑堑鹊奖粶y(cè)信號(hào)的上升沿到來時(shí)才跳轉(zhuǎn)為低電平。標(biāo)準(zhǔn)頻率可由穩(wěn)定度好、精度高的高頻率晶體振蕩器產(chǎn)生，在保證測(cè)量精度不變的前提下，提高標(biāo)準(zhǔn)信號(hào)頻率，可使閘門時(shí)間縮短，即提高測(cè)試速度 。使用鎖存器的優(yōu)點(diǎn)是可以穩(wěn)定顯示數(shù)據(jù)，不會(huì)由于周期性的清零信號(hào)而不斷閃爍。 fep10 的工作時(shí)序仿真圖如圖 所示。在機(jī)械按鍵的觸點(diǎn)閉合和斷開時(shí)，都會(huì)產(chǎn)生抖動(dòng)，為了保證系統(tǒng)能正確識(shí)別按鍵的開關(guān)，就必須對(duì)按鍵的抖動(dòng)進(jìn)行處理。然后將值鎖存，并送到數(shù)碼管顯示出來。 圖 鎖存器 REG32B 仿真 本程序是用來實(shí)現(xiàn)鎖存器模塊的功能，在鎖存信號(hào) load 的上升沿到來時(shí)，鎖存器將測(cè)量值鎖存到寄存器，然后輸出到選擇模塊和周期模塊。 end integer i。所以如果把 32 位的 yshang 直接輸入到數(shù)碼管顯示模塊所顯示的數(shù)據(jù)是錯(cuò)誤的。要讓 8 個(gè) LED 同時(shí)工作顯示數(shù)據(jù)，就是要不停的循環(huán)掃描每一個(gè) LED，并在使能每一個(gè) LED 的同時(shí)，輸入所需顯示的數(shù)據(jù)對(duì)應(yīng)的 8 位段碼。首先介紹了頻率測(cè)量的一般方法，著重介 大 學(xué) 畢 業(yè) 論 文 （設(shè) 計(jì)） 30 紹等精度測(cè)頻原理并進(jìn)行了誤差分析，利用等精度測(cè)量原理，通過 FPGA 運(yùn)用 VHDL 編程，利用 FPGA(現(xiàn)場(chǎng)可編程門陣列 )芯片設(shè)計(jì)了一個(gè) 8 位數(shù)字式等精度頻率計(jì)測(cè)量頻率和周期，該頻率計(jì)的測(cè)量范圍為 15HZ10MHZ，利用 QUARTUS Ⅱ 集成開發(fā)環(huán)境進(jìn)行編輯、綜合、波形仿真，并下載到 Cyclone II 的 EP2C8Q208C8N 器件中，經(jīng)實(shí)際電路測(cè)試，仿真和實(shí)驗(yàn)結(jié)果表明，在頻率測(cè)量方面該頻率計(jì)有較高的實(shí)用性和可靠性，達(dá)到預(yù)期的結(jié)果；在周期測(cè)量部分有一定誤差，造成的主要原因是工作時(shí)序的問題。謝謝！ 大 學(xué) 畢 業(yè) 論 文 （設(shè) 計(jì)） 32 參考文獻(xiàn) [1] 李國(guó)洪 , 沈明山 .可編程器件 EDA 技術(shù)與實(shí)踐 [M]. 北京： 機(jī)械工業(yè)出版社 , [2] 姜雪松 ,張海風(fēng) .可編程邏輯器件和 EDA 設(shè)計(jì)技術(shù) [M]. 北京：機(jī)械工業(yè)出版社 , [3] 王金明 . 數(shù)字系統(tǒng)設(shè)計(jì)與 Verilog HDL[M]. 北京 : 電子工業(yè)出版社 , . [4] 戈亮 ,楊柳濤 .新穎等精度數(shù)字頻率計(jì)設(shè)計(jì) [J].上海船舶運(yùn)輸科學(xué)研究所學(xué)報(bào) .20xx（ 6） :3540 [5] 唐亞平 ,王學(xué)梅 .基于 FPGA 的等精度數(shù)字頻率計(jì)的設(shè)計(jì) [J].電子元件應(yīng)用 .20xx（ 10） :5456 [6] 王永良 .基于 FPGA 的同步測(cè)周期高精度數(shù)字頻率計(jì)的設(shè)計(jì) [J].電子設(shè)計(jì)應(yīng)用 .20xx（ 12） :7476 [7] 李衛(wèi)兵 ,李通道 . 基于 FPGA 多功能頻率計(jì)的設(shè)計(jì) [J].電子設(shè)計(jì)工程 .20xx,10:164170 [8] 李紅麗 ,馬耀鋒 . 基于 FPGA 的多功能等精度頻率計(jì)的設(shè)計(jì) [J]. 中州大學(xué)學(xué)報(bào) , 20xx, 27(006): 120122 [9] 曾永西 . 基于 Quartus II 的兩種數(shù)字頻率計(jì)的設(shè)計(jì)與比較 [J]. 福建電腦 , 20xx (6)：168169 [10] 方易圓 , 鄧琛 . 等精度頻率計(jì)的 FPGA 設(shè)計(jì) [J]. 測(cè)控技術(shù) , 20xx, 31(10): 14 大 學(xué) 畢 業(yè) 論 文 （設(shè) 計(jì)） 33 附錄 文獻(xiàn)翻譯 英文文獻(xiàn) 1 RF amp。 在此次設(shè)計(jì)過程中由于經(jīng)驗(yàn)不足，所以總體設(shè)計(jì)還有些瑕疵。 數(shù)碼管顯示模塊中 ， data1~data8 接數(shù)據(jù)選擇器的輸出端， clk 為時(shí)鐘， bc1~bc8 為數(shù)碼管的 8 個(gè)段碼，低電平有效， smg_disp 對(duì)應(yīng)為 8 位數(shù)碼管。把轉(zhuǎn)碼后的結(jié)果輸入數(shù)碼管顯示模塊中才能顯示出相應(yīng)的數(shù)字。h00000000,tempa}。 計(jì)數(shù)器模塊 CNT10的封裝如圖 ，其中 CLR為復(fù)位接 TESTCTL的通過 D觸發(fā)器后的 CLR_CNT端， ENA 接 TESTCTL 通過 D 觸發(fā)器后的 TSTEN 端， CQ[3..0]接鎖存器的 DOUT[31..0]端。在每一次測(cè)量開始時(shí)， 都必須重新對(duì)計(jì)數(shù)器清 0。按鍵在按下時(shí)會(huì)產(chǎn)生抖動(dòng)，釋放時(shí)也會(huì)產(chǎn)生抖動(dòng)，抖動(dòng)時(shí)間一般為 20ms 左右。 分頻模塊 CNT1HZ, FEP 的封裝圖如圖 ，圖中 CLK 為 fep10 輸出的 10MHZ 信號(hào)， freq1 為輸出給控制信號(hào)發(fā)生器的 1HZ 信號(hào)， feping 作為待測(cè)信號(hào)。有一時(shí)鐘