【正文】 . 28 致 謝 .............................................. 29 參考文獻(xiàn) .............................................. 30 附錄一 外文翻譯 ....................................... 31 附錄二 程序 ........................................... 48 第 2 頁 摘 要 隨著信息領(lǐng)域各種技術(shù)的發(fā)展，在數(shù)據(jù)采集方面的技術(shù)也取得了長足的進(jìn)步，采集數(shù)據(jù)的信息化是目前社會的發(fā)展主流方向。舉例來說 ,在 40 年以前 ,在一個著名的學(xué)院實(shí)驗(yàn)室中 ,為 追蹤用青銅做的坩堝中的溫度上升情況的裝置是由熱電偶、繼電器、查詢臺、一捆紙和一支鉛筆。在多通道內(nèi)較長時間的監(jiān)控，記錄儀能發(fā)揮很好的作用，除此之外，它們的價值得到限制。這些插件卡片也測量一定范圍的電壓。此外，因?yàn)?數(shù)據(jù)采集器 的監(jiān)測精度 ,多量且平均閱讀沒有必要，就像它們經(jīng)常在 PC記插件卡片一樣。開發(fā)人員可用 IDE 本身或其它編輯器編輯 C或匯編源文件。全中問操作界面軟件，可自動探測廠家和型號。 如要實(shí)現(xiàn)最低功耗則建議使用掉電模式 。通 道選 擇表 如 下 表 所 示 。 74LS74 芯片 74LS74 為帶預(yù)置和清除端的兩組 D 型觸發(fā)器， 在這次的系統(tǒng)設(shè)計(jì)中，它為AD0809芯片提供 500KHz的時鐘信號，這是利用了觸發(fā)器的工作。 單片機(jī)的串口通信，在單片機(jī)芯片中， UART 已 集成在其中，做為組成部分，構(gòu)成一個串行口，這個串行口是全雙工的。 此時通知 TX 控制器作最后一次移位 ， 然后禁止 SEND端并置位 TI。 由于采樣八百多 MHz,波特率要大于 9600BPS，這里我設(shè)置為 9600bps， 由定時器 1工作方式 2提供。 OnComm() 打開 ClassWizard－ Message Maps，選擇類 CGc1Dlg，選擇 IDC_MSCOMM1，雙擊消息 OnComm，將彈出的對話框中將函數(shù)名改為 OnComm。k++) //將數(shù)組轉(zhuǎn)換為 Cstring 型變量 { char bt=*(char*)(rxdata+k)。 //更新編輯框內(nèi)容 } 。通過這一步測試，通過之后接著做下面的測試。 b2=0。 TH1=0xfd。 展望 總結(jié)本文的工作，基于 單片機(jī)的 數(shù)據(jù)采集系統(tǒng)與傳統(tǒng)數(shù)據(jù)采集系統(tǒng)相比，具有分布廣 泛、采集迅速、顯示直觀、操作簡便、價格低廉等優(yōu) 勢，但在數(shù)據(jù)傳輸范圍及采集精度上仍存在不足。 for example, if the signal from the transducer contains useful frequency ponents only in the range 0 to 20 Hz (as one might expect from, say, an electrocardiogram), it is beneficial to filter out all signals of a higher frequency. These out of band signals represent unwanted noise and have no useful effect on the interpretation of the electrocardiogram. Moreover, it is necessary for the filter to cut out all frequencies above one half the rate at which the analog signal is sampled. The reasons for this are explained later. The outputs of the filters are fed to an electronic switch called a multiplexer that selects one of the analog input channels for processing. The multiplexer is controlled by the digital system to which the signal acquisition module is connected. The only purpose of the multiplexer is to allow one analogtodigital converter to be connected to several inputs. The analog output of the multiplexer is applied to the input of the last analog circuit in the acquisition module, the sample and hold (S/H) circuit. The sample and hold circuit takes an almost instantaneous sample of the ining analog signal and holds it constant while the analogtodigital converter, ADC, is busy determining the digital value of the signal. If the input signal is changing rapidly, the output of an ADC (which takes an appreciable time to perform its conversion) would be meaningless without a S/H circuit to staticize the input. 第 34 頁 The analogtodigital converter (DAC) transforms the voltage at its input into an mbit digital value, where m varies from typically 4 to 16 or more. Several types of analogtodigital converter are discussed at the end of this section. Signal Quantization Two fundamental questions have to be asked when considering any analogtodigital converter. Into how many levels or values should the input signal be divided and how often should the conversion process be carried out? Let’s look at an ideal threebit analogtodigital converter that converts a voltage into a binary code. As the analog input to this ADC varies in the range 0 V to V, its digital output varies from 000 to 111. Figure 3 provides a transfer function for this ADC. Figure 3 The transfer function of an ideal 3bit A/D converter 第 35 頁 Consider the application of a linear voltage ramp input from V to V to this ADC. Initially the analog input is V and the digital output 000. As the input voltage rises, the output remains at 000 until the input passes V, at which point the output code jumps from 000 to 001. The output code remains at 001 until the input rises above V. Clearly, for each V change in the input, the output code changes by one unit. Figure 3 shows that the input can change in value by up to 1 V without any change taking place in the output code. The resolution of an ADC, Q, is the largest change in its input required to guarantee a change in the output code and is V in this example. The resolution of an ADC is expressed indirectly by the number of bits in its output code, where resolution = Vmaximum/2n1. For example, an 8bit ADC with an input in the range 0 V to + V has a resolution of V/255 = V = mV. Table 1 gives the basic characteristics of ADCs with digital outputs ranging from 4 to 16 bits. The column labeled value of Q for 10 V FS in table indicates the size of the step (., Q) if the maximum output of the ADC is 10 V. The abbreviation FS means fullscale. Figure 4 provides a graph of the difference or error between the analog input of a 3bit ADC and its digital output. Suppose that the analog input is V. The corresponding digital output is 110 which represents V。 系統(tǒng) 精度 最后 做出的系統(tǒng) 性能 為： （ 1） 采集數(shù)據(jù)精度 92%， 5V 是誤差 ， 0V 準(zhǔn)確 ； （ 2） 串口發(fā)送給 PC 機(jī)有 點(diǎn) 雜波 ，但還比較準(zhǔn)確 ； （ 3） 采樣間隔 100MS 左右 ； （ 4） PC 機(jī)軟件十進(jìn)制顯示采集的數(shù)據(jù)，提供處理； 第 28 頁 4 結(jié)論 與展望 結(jié)論 本文構(gòu)建了一套基于單片機(jī)的數(shù)據(jù)采集系統(tǒng)，主要研究結(jié)論可概括如下： （ 1） 基于單片機(jī)的數(shù)據(jù)采集思想，使 用 Protel 99SE 和 Keil C51 實(shí)現(xiàn)原理圖 繪制與軟件編譯，具有實(shí)用性。測試通過后，接著做第 4 步測試。 i=100。 //讀取編輯框內(nèi)容 (COleVariant(m_strTXData))。 if (strtemp==ffffff89) m_strRXData+=9。k++) (amp。 ClassWizard 定義 CMSComm 類控制對象 打開 ClassWizard－ Member Viariables 選項(xiàng)卡，選擇 CGc1Dlg 類，為 IDC_MSCOMM1 添加控制變量： m_ctrlComm，這時你可以看一看，在對話框頭文件中自動加入了//{{AFX_INCLUDES() include //}}AFX_INCLUDES （這時運(yùn)行程序，如果有錯，那就再從頭開始）。 僅當(dāng)最后一第 20 頁 位移位脈沖產(chǎn)生時同時滿足下述 2個條件 ： RI=0， SM2=0或接收到的停止位 =1，才會裝載 SBUF和 RB8， 并且置位 RI。 每位的發(fā)送時序與 16 分頻計(jì)數(shù)器同步 ， 而并不與寫 SBUF 信號同步 。這里串行通信使用RS232 標(biāo)準(zhǔn)，它本是美國電子工業(yè)協(xié)會的推薦標(biāo)準(zhǔn)，現(xiàn)已在全世界的范圍廣泛采用。 （ 3） 送 要 轉(zhuǎn)換的 哪 一通 道 的 地址 到 A， B， C 端 口 上 。 第 14 頁 圖 4 ADC0809 內(nèi)部結(jié)構(gòu) AD0809 的工作原理： IN0－ IN7： 8 條 模擬量 輸入 通 道 ； ADC0809 對輸入 模擬量 要求：信號 單 極性 ，電