【正文】 6 可以產(chǎn)生任意波形 7 全數(shù)字化實現(xiàn)便于集成體積小重量輕 運用 DDS 技術(shù)生產(chǎn)的 DDS 任意波形信號發(fā)生器是一類較新的信號源并已 經(jīng)廣泛投入使用它不僅能產(chǎn)生傳統(tǒng)函數(shù)信號器能產(chǎn)生的正弦波方波三角波鋸齒波還可以產(chǎn)生任意編輯的波形由于 DDS 的自身特點還可以很容易的產(chǎn)生一些數(shù)字調(diào)制信號如 FSK PSK等一些高端的信號發(fā)生器甚至可以產(chǎn)生通信信號同時輸出波形的頻率分辨率頻率精度等指標也有很大的提高 14 本文的主要工作 本論文的任務(wù)是根據(jù) DDS 信號發(fā)生器的特點和應(yīng)用情況結(jié)合新一代高性能芯片設(shè)計一種使用簡單性能優(yōu)良的信號發(fā)生器整個系統(tǒng)以單片機 STC89S52 控制DDS 芯片 AD9851 為核心配置相應(yīng)的外設(shè)及接口電路用 C 語言開發(fā)組成一個多功能的信號發(fā)生器 本文的主要工作如下 1 根據(jù)課題提出的指標和要求進行研究分析其可行性 2 對系統(tǒng)的各個功能模塊進行了深入的分析和研究在對課題 所采用的方 案進行詳細的研究后設(shè)計了具體的功能電路 3 熟悉所選擇的各集成電路芯片并完成具體電路的設(shè)計 PCB 板布局與模 塊結(jié)構(gòu)設(shè)計對各模塊電路進行了精心調(diào)試 4 對系統(tǒng)的最終指標進行了測試針對系統(tǒng)的不足進行了分析并提出了一些改進的方法 第 2 章 系統(tǒng)總體方案的分析和設(shè)計 21 DDS 技術(shù)的基本原理 DDS 的基本工作原理是在采樣時鐘信號的控制下通過由頻率碼控制的相位累加器輸出相位碼將存儲于只讀存儲器的波形量化采樣數(shù)據(jù)值按一定的規(guī)律讀出經(jīng) DA 轉(zhuǎn)換和低通濾波后輸出正弦信號其主要組成為相位累加器相位相加器波形存 儲器數(shù)字相乘器和 DA 轉(zhuǎn)換器 下面就 AD9851 如何實現(xiàn)正弦波和方波來介紹 DDS 的基本原理如圖 21 所示 圖中層虛線內(nèi)是一個完整的可編程 DDS系統(tǒng)外層虛線內(nèi)包含了 AD985的主要組成部分 AD985內(nèi)含可編程 DDS系統(tǒng)和高速比較器能實現(xiàn)全數(shù)字編程控制的頻率合成可編程 DDS系統(tǒng)的核心是相位累加器它由一個加法器和一個 N位相位寄存器組成每來一個外部參考時鐘相位寄存器便以步長 M 遞加相位寄存器的輸出與相位控制字相加后可輸入到正弦查詢表地址上正弦查詢表包含一個正弦波周期的數(shù)字幅度信息每一個地址對應(yīng)正弦波中 0176?！?360176。范圍 的一個相位點查詢表把輸入地址的相位信息映射成正弦波幅度信號然后驅(qū)動 DAC 以輸出模式量相位寄存器每過 2NM 個外部參考時鐘后返回到初始狀態(tài)一次相位地正弦查詢表每一個循環(huán)也回到初始位置從而使整個 DDS 系統(tǒng)輸出一個正弦波輸出的正弦波周期 To T2NM 頻率 f Mfc2NTfc 分別為外部參考時鐘的周期和頻率 AD985 采用 32 位的相位累加器將信號截斷成 14位輸入到正弦查詢表查詢表的輸出再被截斷成 10位后輸入到 DACDAC 再輸出兩個互補的電流 DAC 滿量程輸出電流通過一個外接電阻RSET 調(diào)節(jié)調(diào)節(jié)關(guān)系為 ISET 32 1148VRSET RSET 的典型值是 39kΩ將 DAC 的輸出經(jīng)低通濾波后接到 AD985 內(nèi)部的高速比較器上即可直接輸出一個抖動很小的方波 AD985 在接上精密時鐘源和寫入頻率相位控制字之間后就可產(chǎn)生一個頻率和相位都可編程控制的模擬正弦波輸出此正弦波可直接用作頻率信號源或經(jīng)內(nèi)部的高速比較器轉(zhuǎn)換為方波輸出在 125MHz的時鐘下 32位的頻率控制字可使 AD985的輸出頻率分辨率達 00291Hz并具有 5位相位控制位而且允許相位按增量 180176。90176。 45176。 225176。 1125176?；蜻@些值的組合進行調(diào)整 DDS 作為信號發(fā)生核心器件的全數(shù)控函數(shù) 信號發(fā)生器設(shè)計方案 根據(jù)輸出信號波形類型可設(shè)置輸出信號幅度和頻率可數(shù)控輸出頻率寬等要求選用了美國 AD 公司的 AD9851 芯片并通過單片機程序控制和處理 AD9851 的 32 位頻率控制字 再經(jīng)放大后加至以數(shù)字電位器為核心的數(shù)字衰減網(wǎng)絡(luò) 從而實現(xiàn)了信號幅度頻率類型以及輸出等選項的全數(shù)字控制 本系統(tǒng)主要由單片機 DDS 直接頻率信號合成器數(shù)字衰減電路真有效值轉(zhuǎn)換模塊 AD 轉(zhuǎn)換模塊數(shù)字積分選擇電路等部分組成單片機 AT89S52 是整個系統(tǒng)關(guān)鍵部分通過對鍵盤進行掃描讀入相位信息經(jīng)轉(zhuǎn)換后輸出到芯片 AD9851 輸出波形鍵盤輸入的數(shù)字 信息經(jīng) AT89S52 控制的 LCD1602 顯示 24 系統(tǒng)框圖分析和設(shè)計 系統(tǒng)結(jié)構(gòu)組成如圖 22 所示主要由單片機控制模塊鍵盤與顯示模塊數(shù)字合成模塊濾波模塊及運放模塊其中信號產(chǎn)生由單片機控制模塊和數(shù)字合成模塊實現(xiàn)鍵盤與顯示模塊則用來實現(xiàn)人機交互的功能濾波模塊及運放模塊用來對信號進行后期處理 圖 22 信號發(fā)生器系統(tǒng)框圖 用戶從儀器面板上按鍵輸入命令數(shù)據(jù)將顯示在字符型 LCD 上并將命令 傳輸?shù)絾纹瑱C再由單片機控制 DDS 芯片輸出信號并通過后級信號調(diào)理電路最后輸出所需的信號因為是可調(diào)控制調(diào)節(jié)按鈕不僅可以輸出不同的波 形而且能增加和減小輸出波形的頻率 第 3 章 系統(tǒng)的硬件設(shè)計 因為本課題的功能電路與相關(guān)部件較多為了便于研制期間的調(diào)試與最終 成品的產(chǎn)業(yè)化所以系統(tǒng)的最后實現(xiàn)采用了模塊化的思想即先把各個相關(guān)的電路與部件做成相互獨立的分離模塊而系統(tǒng)的功能則是通過各模塊間的級聯(lián)來完成的下面將分別敘述各功能模塊及其中所用到的器件電路以及在系統(tǒng)設(shè)計調(diào)試過程中應(yīng)該注意的問題 31 穩(wěn)壓電源的設(shè)計 單片機的 5v 電源的獲得可通過直流電或者交流電獲得通過直流電獲得可直接用電腦 USB 接口干電池及 DCDC 的方式獲得而本系統(tǒng)通過 7805 穩(wěn)壓電路將 12V電壓轉(zhuǎn)換成 5V直流電壓輸出電壓穩(wěn)定其最大輸出電流可為 1A能帶動一定的負載 311 三端穩(wěn)壓集成電路 7805 電子產(chǎn)品中常見的三端穩(wěn)壓集成電路有正電壓輸出的 78 系列和負電壓輸出的 79系列三端 IC是指這種穩(wěn)壓用的集成電路只有三條引腳輸出分別是輸入端接地端和輸出端 用三端穩(wěn)壓 IC 來組成穩(wěn)壓電源所需的外圍元件極少電路內(nèi)部還有過流過熱及調(diào)整管的保護電路使用起來可靠方便而且價格便宜 31 7805 引腳圖 32 7805 電路圖 312 系統(tǒng)電源 電路設(shè)計 12V的直流電源經(jīng)過濾波電路 7805穩(wěn)壓電路后輸出 5v直流電源工作原理如圖 33 圖 33 5v 電源工作原理圖 在實際電路中 12V 的直流電源需要在這里接一個 100uF 的電解電容 變壓器輸出端的 12V 電壓經(jīng)電容濾波在電容 C1 兩端大約會有 11V 多一點的電壓假如從電容兩端直接接一個負載當負載變化或交流電源有少許波動都會使 C1 兩端的電壓發(fā)生較大幅度的變化因此要得到一個比較穩(wěn)定的電壓還需在這里接一個三端穩(wěn)壓模塊 7805 由于 7805 的輸出端不能高于輸入端所以用二極管加以保護 三端穩(wěn)壓器前后面各接一個 104電容 C1和 C3有濾波和阻尼的作用 同時利用 R1和發(fā)光二極管作為電源狀態(tài)指示燈以便實時了解電源是否正常工作系統(tǒng)電源電路如圖 34 所示 圖 34 電源電路 32 DDS 芯片的選擇及與單片機之間的通信 信號的產(chǎn)生與控制部分電路由 DDS片 AD9851與單片機 AT89S52組成 用戶通過鍵盤輸入的信號要求被 AT89S52 接收并經(jīng)其處理后將計算出的控制字傳送給AD9851 由 AD9851 產(chǎn)生頻率幅度可控的信號下面以 AD9851 芯片為中心加以討論 321 DDS 芯片選擇及引腳圖 本系統(tǒng)采用了美國模擬器件公司生產(chǎn)的高集 成度產(chǎn)品 AD9851 芯片 AD9851 是在 AD9850 的基礎(chǔ)上做了一些改進以后生成的具有新功能的 DDS 芯片AD9851 相對于 AD9850 的內(nèi)部結(jié)構(gòu)只是多了一個 6 倍參考時鐘倍乘器當系統(tǒng)時鐘為 180MHz 時在參考時鐘輸入端只需輸入 30MHz 的參考時鐘即可 AD9851 是由數(shù)據(jù)輸入寄存器頻率相位寄存器具有 6 倍參考時鐘倍乘器的 DDS 芯片 10位的模數(shù)轉(zhuǎn)換器內(nèi)部高速比較器這幾個部分組成其中具有 6 倍參考時鐘倍乘器的 DDS 芯片是由 32 位相位累加器正弦函數(shù)功能查找表 DA 變換 器以及低通濾波器集成到一起這個高速 DDS 芯片時鐘頻率可達 180MHz 輸出頻率可達 70 MHz 分辨率為 004Hz AD9851 采用 28 引腳的 SSOP 表面封裝其引腳排列如圖 35 所示各引腳定義如下 D0～ D78 位數(shù)據(jù)輸入口可給內(nèi)部寄存器裝入 40 位控制數(shù)據(jù) PGND6 倍參考時鐘倍乘器地 PVCC6 倍參考時鐘倍乘器電源 WCLK 字裝入信號上升沿有效 FQUD 頻率更新控制信號時鐘上升沿確認輸入數(shù)據(jù)有效 FREFCLOCK 外部參考時鐘輸入 CMOSTTL 脈沖序列可直接或間接地加到 6 倍參 考時鐘倍乘器上在直接方式中輸入頻率即是系統(tǒng)時鐘在 6 倍參考時鐘倍乘器方式系統(tǒng)時鐘為倍乘器輸出 AGND 模擬地 AVDD 模擬電源 5Ｖ DGND 數(shù)字地 DVDD 數(shù)字電源 5Ｖ RSETDAC 外部復(fù)位連接端 VOUTN 內(nèi)部比較器負向輸出端 VOUTP 內(nèi)部比較器正向輸出端 VINN 內(nèi)部比較器的負向輸入端 圖 35 AD9851 管腳示意圖 VINP 內(nèi)部比較器的正向輸入端 DACBPDAC 旁路連接端 IOUTB 互補 DAC 輸出 IOUT 內(nèi)部 DAC 輸出端