【正文】 直到用戶向 PLLCON寄存器中寫入有效的設(shè)置后PLL的輸出才作為 MCLK,否則外部時鐘信號直接作為 MCLK使用 202311 8 參數(shù) 描述 tRESW 時鐘穩(wěn)定后復(fù)位保持時間 ,最小 4MCLK周期 tMDRH 復(fù)位結(jié)束后模式設(shè)置保持時間 ,最小 3ns 202311 9 PLL(鎖相環(huán) ) 是用于根據(jù)輸入時鐘在頻率和相位上產(chǎn)生同步的輸出信號的電路 ? 為什么要使用 PLL? ? 常用的晶體振蕩器無法滿足電子業(yè)日新月異的發(fā)展和要求 ? 其頻率值是單一的，最多只能在很小的頻段內(nèi)進(jìn)行微調(diào) ? PLL優(yōu)缺點 ? 優(yōu)點：結(jié)構(gòu)簡單，輸出頻率純度高，易于得到大量的離散頻率 ? 缺點：瞬時頻率穩(wěn)定度較差，頻率轉(zhuǎn)換時間較長 202311 10 PLL原理圖 相位差檢測器 (PFD) 回環(huán)濾波器 (LF ) 壓控振蕩器 (VCO) inf vcofvcof202311 11 PLL原理 ? 鑒相器 檢測輸入信號和輸出信號的相位差，并將檢測出的相位差信號轉(zhuǎn)換成電壓信號輸出 ? 回環(huán)濾波器 是一個低通濾波器 ,為了避免 VCO過載 ,將鑒相器輸出的高頻部分和噪聲濾掉 ,輸出一個電壓來控制VCO改變頻率 ? 壓控振蕩器 根據(jù)輸入的電壓調(diào)整產(chǎn)生的頻率并向輸入信號的頻率靠攏，直至消除頻差而鎖定 202311 12 S3C44B0X的 PLL ?增加了 3個分頻器 P、 M和 S ? PUMP(充電泵 ),對鑒相器的輸出信號轉(zhuǎn)換成相應(yīng)的充電電壓 202311 13 ? PLL輸出的時鐘頻率 ? PLL的通用條件 202311 14 參考電路 202311 15 時鐘控制邏輯 ?選擇時鐘 PLL輸出時鐘或直接使用外部時鐘 ?在 PLL輸出時鐘頻率改變時 ,在輸出穩(wěn)定之前禁止輸出 ?在上電復(fù)位和從 powerdown模式中喚醒的時候也起作用 202311 16 PLL鎖定時間 PLL輸出穩(wěn)定所需時間 (208us) tlock=(1/fin)*n n=LTIMECNT的值 這個值在以下情況由內(nèi)部邏輯自動插入鎖定時間計數(shù)寄存器 (lock time count register) ?重啟 (nRESET) ?從 STOP模式喚醒 ?從 SL_IDLE模式喚醒 202311 17 202311 18 電源管理 ?功能：通過軟件設(shè)置來控制系統(tǒng)時鐘，以降低功耗 ?相關(guān)部件 ? PLL ?時鐘控制邏輯 ?外設(shè)的時鐘控制 ? Wakeup信號 ?模式： 5種 202311 19 正常模式（ NORMAL） ?基本模塊正常工作 ? CPU Core ? Bus Controller ? Memory Controller ? Interrupt Controller ? Power Management block ?外設(shè)正常工