【正文】 理想手段 。 圖 24 模擬路燈控制系統(tǒng)整體設(shè)計(jì)框圖 9 3 設(shè)計(jì)方案 設(shè)計(jì)要求 基于 FPGA 的路燈控制系統(tǒng)是通過對(duì)路面上各種環(huán)境的自動(dòng)檢測，來實(shí)現(xiàn)自動(dòng)控制路燈的開關(guān)，以達(dá)到節(jié)電等目的的 （見圖 31）。 2） FPGA 可做其它全制定或半制定 ASCI 電路的中試樣片?；?FPGA(Field Programmable Gates Array)的設(shè)計(jì)具有串、并行工作方式和高速、高可靠性、規(guī)模大、設(shè)計(jì)開發(fā)周期短、設(shè)計(jì)制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定 等有點(diǎn)，因而在電子系統(tǒng)中得到廣泛應(yīng)用。 Annapolis Micro Systems 公司也在其計(jì)算機(jī)電路板中集成了 Xi1inx 的 FPGA 芯片，以提高產(chǎn)品性能。由于 VHDL 設(shè)計(jì)靈活，編程方便，易于在 FP 以中實(shí)現(xiàn)并行運(yùn)算和流水線結(jié)構(gòu)，所以高速圖像采集系統(tǒng)的速度快，適應(yīng)性就好。隨著電子技術(shù)的發(fā)展， EDA 技術(shù)己廣泛應(yīng)用于機(jī)械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學(xué)、軍事等各個(gè)領(lǐng)域?，F(xiàn)代電子設(shè)計(jì)技術(shù)的核心是 EDA 技術(shù)。 不能熟 練的進(jìn)行程序的編寫。 10 理論意義或 實(shí)際價(jià)值 符合本學(xué)科的理論發(fā)展，有一定的學(xué)術(shù)意義；對(duì)經(jīng)濟(jì)建設(shè)和社會(huì)發(fā)展的應(yīng)用性研究中的某個(gè)理論或方法問題進(jìn)行研究，具有一定的實(shí)際價(jià)值。當(dāng)路燈出現(xiàn)故障時(shí)，系統(tǒng)還會(huì)發(fā)出故障報(bào)警并顯示故障路燈的編號(hào)。 學(xué) 生 簽 名： 2020年 3月 20日 指導(dǎo) 教師簽名： 2020年 3月 20日 指導(dǎo)內(nèi)容 記錄 (七 ) 論文定稿修改指導(dǎo)： 按照畢業(yè)論文撰寫規(guī)范排版； 參考文獻(xiàn)按照學(xué)校的畢業(yè)論文撰寫規(guī)范寫，同時(shí)在正文中出現(xiàn)的位置以上標(biāo)的形式標(biāo)出，要有 3 篇外文參考文獻(xiàn)。 經(jīng)濟(jì)效益： 智能監(jiān)控系統(tǒng)節(jié)約人工、管理費(fèi)用、車輛巡檢費(fèi)用，智能監(jiān)控系統(tǒng)還通過如地球經(jīng)緯時(shí)鐘等綜合智能管理手段實(shí)現(xiàn)節(jié)電率 10%以上。 進(jìn)行多次調(diào)試與仿真，是系統(tǒng)能夠根據(jù)不同的按鍵設(shè)置準(zhǔn)確地實(shí)現(xiàn)正常的時(shí)間調(diào)整和顯示，能同時(shí)設(shè)定開關(guān)燈時(shí)間，各支路能分別設(shè)定開關(guān)燈時(shí)間，能根據(jù)明暗自動(dòng)開關(guān)燈，能根據(jù)交通情況自動(dòng)開關(guān)燈，且能顯示控制系統(tǒng)的當(dāng)前模式及故障路燈的編號(hào)，同時(shí)在路燈故障時(shí)發(fā)出報(bào)警信號(hào)。外圍硬件電路主要包括光線信號(hào)和位置信號(hào)的采集、按鍵輸入、路燈指示和故障檢測以及聲光報(bào)警和顯示電路。 完成 這項(xiàng)設(shè)計(jì) 主要 采取 兩條 措施 ：一是 聯(lián) 系 畢業(yè)設(shè)計(jì) 指 導(dǎo)師 ， 尋 求有 關(guān)畢業(yè)設(shè)計(jì) 信息，確定 設(shè)計(jì)課題 方向與 設(shè)計(jì)內(nèi) 容；二是利用 課 余 時(shí)間 到 圖書館 和網(wǎng) 絡(luò) 上查 閱數(shù) 據(jù)，并 虛心 向老 師請 教和同 學(xué)進(jìn) 行 學(xué)習(xí) 交流， 并在硬件上驗(yàn)證設(shè)計(jì)的效果， 保障 畢業(yè)設(shè)計(jì) 的 順 利完成 。 學(xué) 生 簽 名： 2020年 2月 1日 指導(dǎo)教師簽名： 2020年 2月 1日 指導(dǎo)內(nèi)容 記錄 (四 ) 論文寫作指導(dǎo)： 主體的內(nèi)容應(yīng)包括以下幾個(gè)方面： 畢業(yè)論文總體方案設(shè)計(jì)與選擇的論證 ； 對(duì)本研究內(nèi)容進(jìn)行較全面、客觀的理論闡述，應(yīng)著重指出本研究內(nèi)容中的創(chuàng)新、改進(jìn)與實(shí)際應(yīng)用之處 ； 論文應(yīng)推理正確，結(jié)論清晰，無科學(xué)性錯(cuò)誤。 L 湖南科技學(xué)院本科畢業(yè)論文（設(shè)計(jì)）評(píng)審表 論文題目 基于 FPGA 路燈控制系統(tǒng)的設(shè)計(jì) 作者姓名 林鵬 所屬系、專業(yè)、年級(jí) 電子工程 系 電子信息工程 專業(yè) 2020級(jí) 指導(dǎo)教師 姓名、職稱 包本剛 副教授 字 數(shù) 10000 定稿日期 2020 5. 8 中 文 摘 要 FPGA 兼容了 PLD 和通用門陣列的優(yōu)點(diǎn)，可實(shí)現(xiàn)較大規(guī)模的電路，編程也很靈活。 10 論文篇幅 10000 字左右。 O 湖南科技學(xué)院本科畢業(yè)論文（設(shè)計(jì)）答辯記錄表 論文題目 基于 FPGA的路燈控制系統(tǒng)的設(shè)計(jì) 作者姓名 林鵬 所屬系、專業(yè)、年級(jí) 電子工程系 電子信息工程 專業(yè) 2020 級(jí) 指導(dǎo)教師 姓名、職稱 包本剛 副教授 答 辯 會(huì) 紀(jì) 要 時(shí)間 地點(diǎn) 三教 517 答 辯 小 組 成 員 姓 名 職務(wù)（職稱） 姓 名 職務(wù)（職稱） 姓 名 職務(wù)（職稱） 包本剛 副教授 宮彥軍 教授 何紅松 講師 陳愛武 講師 賈竹君 副教授 游珍珍 講師 答辯中提出的主要問題及回答的簡要情況記錄： 1： 簡 要說明 路燈目前狀況 ？ 答： 點(diǎn)多，面廣，路燈設(shè)施陳舊且分散，燈具數(shù)量總類多，設(shè)施維修費(fèi)用高；每年投入由于人工巡檢及更換燈具所產(chǎn)生的人工機(jī)具車輛等不少費(fèi)用！本身路燈所下屬編制人員就少，加上每天的人工巡查工作量重，效率低，成本高，在國內(nèi)屬于路燈低級(jí)的人工管理水平。將邏輯控制用于 路 燈 系統(tǒng) 的控制中，用語言的方式將控制規(guī)則陳述出來，其過程簡單易懂。但隨著 EDA 技術(shù)的出現(xiàn)，人們可以在沒有設(shè)計(jì)電路之前就把 CPLD 或 FPGA 焊接在印刷電路板上，然后利用 VHDL 語言隨心所欲地改變整個(gè)電路的硬件邏輯關(guān)系而不必改變電路板的布局布線。這些模塊是在 FPGA 中利用 VHDL 編程實(shí)現(xiàn)的。 美國的 Time Logic 公司也間接受益于 FPGA 芯片。 課題研究的目的和意義 可編程邏輯設(shè)計(jì) 是近年來在電子設(shè)計(jì)領(lǐng)域中出現(xiàn)的一門新技術(shù)，它把復(fù)雜的數(shù)字系統(tǒng)轉(zhuǎn)化為用一兩個(gè)可編程邏輯器件即可實(shí)現(xiàn)的“片上”系統(tǒng)；把系統(tǒng)的更新?lián)Q代帶轉(zhuǎn)化為簡單的在系統(tǒng)編程設(shè)計(jì)；把 后期的系統(tǒng)調(diào)試轉(zhuǎn)移到設(shè)計(jì)實(shí)現(xiàn)之前在計(jì)算機(jī)上進(jìn)行的時(shí)序仿真。 FPGA一般采用查找表結(jié)構(gòu)，查找表結(jié)構(gòu)根據(jù)查表結(jié)果來實(shí)現(xiàn)，而不是通過計(jì)算機(jī)，比用一般邏輯實(shí)現(xiàn)的算法塊。 系統(tǒng)的外圍電路主要包括光線信號(hào)采集部分 、位置信號(hào)采集部分 、按鍵輸入部分 、路燈指示及故障檢測電路 、聲光報(bào)警電路和顯示電路部分 。 使用超聲波測距傳感器對(duì)路燈間有無物體經(jīng)過進(jìn)行檢測，超聲波測距傳感器利用信號(hào)遇到障礙物距離的不同反射回來的時(shí)間也不同的原理，進(jìn)行障礙物遠(yuǎn)近的檢測 。 （ 2）信號(hào)采集模塊（見圖 35） 圖 35 光信號(hào)采集電路 信號(hào)采集模塊包括光信號(hào)采集模塊和移動(dòng)物體檢測模塊 ， 兩者功能如下 : 光信號(hào)采集模塊 : 該模塊需要檢測周圍環(huán)境光的明暗程度來進(jìn)行路燈開關(guān)的自動(dòng)控制。 圖 44 時(shí)鐘仿真波形 動(dòng)態(tài)掃描模塊 動(dòng)態(tài)掃描電路將計(jì)數(shù)器輸出的 8421BCD 碼轉(zhuǎn)換為數(shù)碼管需要的邏輯狀態(tài) ， 并且輸出數(shù)碼管的片選信號(hào)和位選信號(hào) 。設(shè)計(jì)期間有許多的感觸、想法、經(jīng)驗(yàn)，教訓(xùn)，對(duì)以后的學(xué)習(xí)、工作有很大的益 處。 圖 38 頂層設(shè)計(jì)模塊 15 4 仿真結(jié)果分析 分頻電路 數(shù)字時(shí)鐘分頻電 路邏輯框圖見圖 41。 同時(shí)，路上光線明亮程度和移動(dòng)物體狀況也是路燈打開的條件 。本系統(tǒng)采用 FPGA 為主控芯片， 采用光敏電阻分壓的方式感應(yīng)周圍環(huán)境明暗的變化 ， 支路控制系統(tǒng)采集分壓值經(jīng) 過 FPGA 芯片處理后控制路燈的變化 。具體功能要求是：① 支路控制器有時(shí)鐘功能 ，能設(shè)定、顯示開關(guān)燈時(shí)間，并控制整條支路按時(shí)開燈和關(guān)燈 。 版 Quartus II 設(shè)計(jì)軟件現(xiàn)在除了支持 Altera 的 APEX 20KE，APEX20KC， APEX II， ARM的 Excalibur 嵌入處理器方案， Mercury， FLEX10KE和 ACEX1K之外，還支持 MAX300A和 MAX7000 設(shè)計(jì)者現(xiàn)在可以使用 Quartus II設(shè)計(jì)軟件中才有的所有強(qiáng)大的功能。 在汽車電子方面，汽車電子標(biāo)準(zhǔn)化工作的進(jìn)展正在為相關(guān)設(shè)計(jì)工具的需求推波助瀾。合成生物學(xué)要獲得成功需要一種真正可伸縮的設(shè)計(jì)平臺(tái)，而這是 EDA 的真正遺產(chǎn)。 XC950O 系列器件通過標(biāo)準(zhǔn)的 4 腳 JTAG 協(xié)議實(shí)現(xiàn)在系統(tǒng)內(nèi)編程，它的擴(kuò)展 IEEE 一 邊界掃描指令集允許器件編程模式擴(kuò)展和實(shí)現(xiàn)系統(tǒng)內(nèi)斷。將 EDA 技術(shù)用于智能 路燈控制上 ，可對(duì) 城市道路 的各種變化情況進(jìn)行一一地編程、測試與分析，從而完成 對(duì)整個(gè) 路 燈系統(tǒng)設(shè)計(jì)。其 中路 燈信號(hào)是管理交通網(wǎng)絡(luò)的最重要元素，而街道各路口又是車輛通行瓶頸所在。 5 論文質(zhì)量35% 文題相符 較好地完成論文選題的目的要求。 5 研究方法和手段的運(yùn)用能力 能運(yùn)用本學(xué)科常規(guī)研究方法及相關(guān)研究手段（如計(jì)算機(jī)、實(shí)驗(yàn)儀器設(shè)備等）進(jìn)行實(shí)驗(yàn)、實(shí)踐并加工處理、總結(jié)信息。然后，針對(duì)項(xiàng)目計(jì)劃書將 項(xiàng)目難點(diǎn)分步解決 。 5. 圖和表在文章正文中一定要有說明，而且圖表要在文字分析的下面，表題在表上面，圖題要在圖下面。 將路燈控制系統(tǒng)設(shè)計(jì)好，從兩方面能產(chǎn)生直接的節(jié)能節(jié)電效益：一，通過管理節(jié)能：可實(shí)現(xiàn) 直接節(jié)電效益約 10%以上 ； 二，通過設(shè)備節(jié)能： 直接節(jié)電效益達(dá)30%以上，平均節(jié)電率達(dá) 3040%。 本科學(xué)生畢業(yè)論文（設(shè)計(jì)） 題 目 (中 文 ): 基于 FPGA的路燈控制系統(tǒng) 的設(shè)計(jì) (英 文 ): The design of road lantern control System based on FPGA 姓 名 學(xué) 號(hào) 院 （系） 電子工程系 專業(yè)、年級(jí) 電子信息工程 級(jí) 指 導(dǎo) 教 師 湖南科技學(xué)院本科畢業(yè)論文（設(shè)計(jì)）誠信聲明 本人鄭重聲明：所呈交的本科畢業(yè)論文（設(shè)計(jì)），是本人在指導(dǎo)老師的指導(dǎo)下，獨(dú)立進(jìn)行研究工作所 取得的成果，成果不存在知識(shí)產(chǎn)權(quán)爭議，除文中已經(jīng)注明引用的內(nèi)容外，本論文不含任何其他個(gè)人或集體已經(jīng)發(fā)表或撰寫過的作品成果。 FPGA 具有資源豐富、可靈活編程、運(yùn)算處理方便、功能擴(kuò)展容易等特點(diǎn)， 使得設(shè)計(jì) 更加方便。 4. 參考文獻(xiàn)按照學(xué)校的畢業(yè)論文撰寫規(guī)范寫，同時(shí)在正文中出現(xiàn) 的位置以上標(biāo)的形式標(biāo)出。針對(duì)現(xiàn)有 設(shè)計(jì)方法 ，設(shè)計(jì)和規(guī)劃了本設(shè)計(jì)中 路燈系統(tǒng) 設(shè)計(jì)難題的解決方法 ，并寫出項(xiàng)目計(jì)劃書。 10 研究方案的 設(shè)計(jì)能力 整體思路清晰；研究方案合理可行。 10 外文應(yīng)用 能力 能閱讀、翻譯一定量的本專業(yè)外文資料、外文摘要和外文參考書目（特殊專業(yè)除外）體現(xiàn)一定的外語水平。 交通秩序的 惡化已影響了現(xiàn)代化的城市建設(shè)和國民經(jīng)濟(jì)的發(fā)展。因此在設(shè)計(jì)中采用 EDA 技術(shù)應(yīng)用目前廣泛應(yīng)用的 Verilog HDL 硬件電路描述語言實(shí)現(xiàn) 路 2 燈 系 統(tǒng) 控 制 器 的 設(shè) 計(jì) 利 用 Xilinx 公司的 和 軟件集成開發(fā)環(huán)境進(jìn)行綜合、仿真并下載到 FPGA 中完成系統(tǒng)的控制作用 [3]。 Xc9500 系列是 Xi1inx 公司采用創(chuàng)新的 FastfLASH 技術(shù)制造的 CPLD 產(chǎn)品，最高可完成 1 萬門的數(shù)字邏輯系統(tǒng)的設(shè)汁，目前有 5V、 和 個(gè)版本工作電壓，具有特殊的系統(tǒng)內(nèi)編程 ISP 能力，編程 /擦除的次數(shù)較其他公司的 CPLD 高 1 至 2 個(gè)數(shù)量級(jí)。他展示了一個(gè)生物振蕩器，基因制造的一種蛋白質(zhì)可用于打開和關(guān)閉振蕩器。AltiumDesigner 是業(yè)界首例將設(shè)計(jì)流程、集成化 PCB 設(shè)計(jì)、可編程器件設(shè)計(jì)和基于處理器設(shè)計(jì)的嵌入式軟件開發(fā)功能整合在一起的產(chǎn)品，可同時(shí)進(jìn)行原理圖、 PCB 和 FPGA 設(shè)計(jì)以及嵌入式設(shè)計(jì)的解決方案，具有將設(shè)計(jì)方案從概念轉(zhuǎn)變?yōu)樽罱K成品所需的全部功能。Altera Quartus II 設(shè)計(jì)軟件是業(yè)界唯一提供 FPGA 和固定功能 HardCopy 器件統(tǒng)一設(shè)計(jì)流程的設(shè)計(jì)工具。 系統(tǒng)結(jié)構(gòu)與整體方框圖 控制系統(tǒng)結(jié)構(gòu)如圖 22 所示，路燈布置如圖 23所示 。 設(shè)計(jì)思路 設(shè)計(jì)一個(gè)基于 FPGA 的路燈控制系統(tǒng)，實(shí)現(xiàn)支路控制器對(duì)單元控制器的有效控制。 最基本的程序是時(shí)鐘程序 ， 設(shè)定開燈和開燈時(shí)間并能對(duì)路燈進(jìn)行實(shí)時(shí)控制 。 頂層模塊通過 FPGA 外接的輸入輸出端口信號(hào)說明如下 ： DIRECTION[1： 0]為物體移動(dòng)方向信號(hào)端口，“ 01”表示右移，“ 10”表示左移； SIS2S3[2:0]為物體所處位置信號(hào)端口，有“ 001”“ 010”“ 100” 3 種情況； Clk0 為時(shí)鐘信號(hào)； CLKH 為掃描時(shí)鐘信號(hào)； ENTER_BUTTON 為確認(rèn)按鍵； INC_MIUNTE 為時(shí)鐘調(diào)節(jié)增加鍵； INC_HOUR為小時(shí)調(diào)節(jié)增加鍵； LIGHT 為光線狀態(tài)信號(hào)，“ 0”表示光線亮，“ 1”表示光線暗；MODE_BUTTON 為模式選擇按鍵； OPEN_BUTTON 為啟動(dòng)