【正文】 上分布電容的存在，就會在接地板和設備機架之間構成諧振電路。 ?選擇恰當?shù)钠骷窃O計成功的重要因素 ， 特別在選擇邏輯器件時 ， 盡量選上升時間比 5ns長的器件 ， 決不要選比電路要求時序快的邏輯器件 。 屏蔽效率直接受材料厚度以及搭接和接地方法好壞的影響 。反之，如果要屏蔽內(nèi)部強磁場時，則材料排列次序要倒過來。 屏蔽 ?屏蔽能有效地抑制通過空間傳播的電磁干擾 。金 (Au)。若未接地之放大器接于接地之電源，則輸入導線之屏蔽應于電源端接地?？蓪⒔拥胤譃閮纱箢悾? ?安全接地 (Safety Grounding) ?信號接地 安全接地 (Safety Grounding) ?安全接地是指接大地 (Earthing)， 也就是將電氣設備的外殼以低阻抗導體連接大當人員意外觸及時不易遭受電擊 。 ?處理良好的搭接能徹底發(fā)揮屏蔽與濾波的功能 ，減少接地系統(tǒng)中的射頻電位差 ， 以及電流環(huán)路 ， 并可防止靜電產(chǎn)生 ， 減少雷擊與電磁脈沖的危險 ， 同時能防止人員誤遭電擊 。 ?陰極端 (不易受腐蝕） 鉚接及螺紋搭接 ?鉚接 有均勻 、 省時的優(yōu)點 ， 但其使用彈性不如以螺釘搭接 ， 且防蝕能力不如熔接 、 軟硬焊 。 電場屏蔽的機理 AB UCCCU211?? AB UCCCCU4239。若需要接地時，可選用非鐵磁材料（如銅、鋁）做支撐件。 ?阻抗匹配 ?額定電壓、電流 ?絕緣電阻 ?尺寸、重量 ?使用環(huán)境 ?可靠性 干擾的方式 ?共模干擾 是指電源線對大地，或中線對大地之間的電位差。 ? 布線層應安排與整塊金屬平面相鄰 。 ?最后，接地板上充滿高頻電流和干擾場形成的渦流，因此，在接地點之間構成許多回路，這些回路的直徑（或接地點間距）應小于最高頻率波長的 1/20。 ?退耦電容用來濾除高頻器件在電源板上引起的輻射電流 ，為器件提供一個局域化的直流 ， 還能減低印制電路中的電流沖擊的峰值 。 時鐘電路電磁兼容設計技巧 ?首先要進行恰當?shù)牟季€，布線層應安排與整塊金屬平面相鄰。 這對 CMOS電路比較有效 ， 這是因為 CMOS電路的輸入阻抗很高 ， 與靜電容分壓后 ， 干擾信號加到 CMOS電路輸入端子上成分很高 。 ? 對輸入輸出電纜來說，為了避免由它引入的靜電放電而在內(nèi)部電路上產(chǎn)生危害，有必要在電纜到內(nèi)部線路的人口處增加保護器件，器件的快速響應性能，使瞬態(tài)電流迅速旁路到地。 解決這種放電引起的干擾 ， 一種是將電路完全屏蔽；另一種是在外殼與電路之間增加第二層屏蔽層 ， 屏蔽層接到電路的公共接地點上 。 ? 增大線間的距離 ， 使得干擾源與受感應的線路之間的互感盡可能地小 。 ?傳輸延遲和阻抗匹配 ：由印制線條的相移常數(shù)計算時鐘脈沖受到的延遲 ， 當延遲達到一定數(shù)值時 ， 就要進行阻抗匹配以免發(fā)生終端反射使時鐘信號抖動或發(fā)生過沖 。 ?為了減少平行走線時的串擾 ， 必要時可增加印刷線條間的距離；或在走線之間有意識地安插一根零伏線 ， 作為線條之間的隔離； ? IC的電源管腳要加旁路電容 （ 一般為 104） 到地 。所以，接地引線具有一定的阻抗并且構成電氣回路，不管是單點接地還是多點接地，都必須構成低阻抗回路進入真正的地或機架。 根據(jù)這個結果可以把方形數(shù)字信號的印制板設計帶寬定為 1／ π tr， 通常要考慮這個帶寬的十倍頻 。 ?在強電磁場環(huán)境中 ， 要求材料能屏蔽電場和磁場兩種成分 ，因此需要結構上完好的鐵磁材料 。對要屏蔽外部強磁場的，則屏蔽體外層要選用不易磁飽和的材料，如硅鋼等；而內(nèi)部可選用容易達到飽和的高導磁材料，如坡莫合金等。不得使用自攻螺紋 （ SelfTapping Screw） 。銀 (Ag)。 ?低能量信號之接地應與其它接地隔離； ?切忌雙股電纜分開安裝； 注意之二 ?低頻宜采用單點接地系統(tǒng)，高頻應采用多點接地系統(tǒng)； ?良好的接地系統(tǒng)； ?減少由共同導體所引入的雜訊電壓，盡量避免產(chǎn)生接地環(huán)路； ?已接地的放大器接于未接地之電源，其輸入導線之屏蔽應接于放大器之接地點。 信號接地 ?信號接地除提供參考點之外 ， 同時還可以大量消除雜訊的干擾 。 ?然而未經(jīng)仔細處理的搭接會增加干擾的程度 ， 此誠不良之設計較不設計為害更甚 。 鉚接時鉚孔應與鉚釘緊密接合 ， 鉚孔邊不得有油漆 。139。但從屏蔽體能兼有防止電場感應的目的出發(fā)，一般還是要接地的。 ?差模干擾 存在于電源相線與中線之間。 這樣的安排是為了產(chǎn)生通量對消作用 。 印制電路板的布線 ? ?旁路電容能消除高頻輻射噪聲 。這樣的安排是為了產(chǎn)生通量對消作用。 如有可能 ， 在 CMOS電路的人口端對地并聯(lián)一個電容或一個阻值較低的電阻 ， 這可以降低線路的輸入阻抗 ， 從而降低因靜電容而引入的干擾 。注意，這里的地應該與外殼之間有最近的連接點，避免放電電流在內(nèi)部電路的地線上有過長的通路。 ? 但是屏蔽外殼的不連續(xù) （ 如有接縫 、 開孔 ） ， 靜電便能造成殼體與內(nèi)部電路之間 （ 由分布電容形成 ） 的電位差 ， 會在電路中產(chǎn)生新的電壓 ，影響電路的正常工作 。 最好的辦法是使用雙絞線和屏蔽線 ， 讓信號線與接地線（ 或載流回路 ） 扭絞在一起 ， 以便使信號與接地線 （ 或載流回路 ） 之間的距離最近 。 特殊結構的微帶線和微帶波導的參數(shù)需要用計算電磁學的方法求解 。 印制電路板的