【正文】 字部分基本上容易單片化，因此容易做到高分辨率。因此 有人習(xí)慣上將轉(zhuǎn)換速率在數(shù)值上等同于采樣速率也是可以接受的。但都是在 RS232 標(biāo)準(zhǔn)的基礎(chǔ)上經(jīng)過改進(jìn)而形成的。在全雙工系統(tǒng)中，因配置雙向通道，故不需要 RTS/CTS聯(lián)絡(luò)信號，使其變高。 RTS DTE 請求 DCE 發(fā)送（ Request To Send）。 Quartus II 的優(yōu)點(diǎn) 該軟件界面友好，使用便捷，功能強(qiáng)大，是一個(gè)完全集成化的可編程邏輯設(shè)計(jì)環(huán)境，是先進(jìn)的 EDA 工具軟件。 n 串行接口 主機(jī) RS232 沈陽理工大學(xué)學(xué)士學(xué)位論文 23 數(shù)據(jù)采集模塊主要由 AD 轉(zhuǎn)換采集模塊與 RS232 串口模塊組成，組要完成FPGA對 AD 數(shù)據(jù)采集芯片的控制以及將采集的數(shù)據(jù)通過 RS232 串口傳送到上位機(jī) ，據(jù)采集模塊框架如圖 所示。 AD 轉(zhuǎn)換采集 控制的設(shè)計(jì) 由于 ADS2807 有兩路單獨(dú)的 AD，可同時(shí)進(jìn)行采集輸出，因此控制時(shí)也單獨(dú)進(jìn)行控制。 ADS2807 原理結(jié)構(gòu)如圖 所示。改進(jìn)了軟件的 LogicLock 模塊設(shè)計(jì)功能，增添 了FastFit 編譯選項(xiàng)，推進(jìn)了網(wǎng)絡(luò)編輯性能，而且提升了調(diào)試能力 沈陽理工大學(xué)學(xué)士學(xué)位論文 22 4 數(shù)據(jù)采集模塊 的設(shè)計(jì)實(shí)現(xiàn) 數(shù)據(jù)采集模塊 的設(shè)計(jì)分析 圖 是分布式數(shù)據(jù)采集系統(tǒng)的框圖，該系統(tǒng)可以通過主機(jī)串行接口連接 n個(gè)數(shù)據(jù)采集站。 此外， Quartus II 通過和 DSP Builder 工具與 Matlab/Simulink 相結(jié)合，可以方便地實(shí)現(xiàn)各種 DSP 應(yīng)用系統(tǒng)；支持 Altera 的片上可編程系統(tǒng)（ SOPC）開發(fā)，集系統(tǒng) 級設(shè)計(jì)、嵌入式軟件開發(fā)、可編程邏輯設(shè)計(jì)于一體，是一種綜合性的開發(fā)平臺。 2 個(gè)數(shù)據(jù)信號：發(fā)送 TXD；接收 RXD。它用來控制 MODEM 是否要進(jìn)入發(fā)送狀態(tài)。 RS232C 標(biāo)準(zhǔn)規(guī)定的數(shù)據(jù)傳輸速率為每秒 150、 300、 600、 1200、 2400、 4800、9600、 19200 波特。 2）轉(zhuǎn)換速率 (Conversion Rate)是指完成一次從模擬轉(zhuǎn)換到數(shù)字的 AD 轉(zhuǎn)換所需的時(shí)間的倒數(shù)。還有分成三步或多步實(shí)現(xiàn) AD 轉(zhuǎn)換的叫做分級（ Multistep/Subrangling）型 AD，而從轉(zhuǎn)換時(shí)序角度又可稱為流水線（ Pipelined）型 AD，現(xiàn)代的分級型 AD 中還加入了對多次轉(zhuǎn)換結(jié)果作數(shù)字運(yùn)算而修正特性等功能。例如，一個(gè)具有 8位分辨率的模擬數(shù)字轉(zhuǎn)換器可以將模擬信號編碼成 256 個(gè)不同的離散值（因?yàn)?2^8= 256），從 0 到 255（即無符號整數(shù)）或從 128 到 127（即帶符號整數(shù)），至于使用哪一種，則取決于具體的應(yīng)用。 這可是一種革命性的舉措，打個(gè)比方，這就好比是從古老的單臺發(fā)電機(jī)模式轉(zhuǎn)向了電廠集中供電的模式。 網(wǎng)絡(luò)從通信出發(fā)（自底向上）解決 /研究分布式的問題， 分布式系統(tǒng)從應(yīng)用出發(fā)（自頂向下）研究 /解決分布式的問題。其中，共享稀有資源和平衡負(fù)載是計(jì)算機(jī)分布式計(jì)算的核心思想之一。當(dāng)用戶需要完成任何任務(wù)時(shí)，分布式計(jì)算提供對盡可能多的計(jì)算機(jī)能力和數(shù)據(jù)的透明訪問，同時(shí)實(shí)現(xiàn)高性能與高可靠性的目標(biāo)。另一種解決方法是使用光纖、電臺、 GPRS等遠(yuǎn) 程數(shù)據(jù)傳輸模塊。目前這種系統(tǒng)已在地震勘探和高密度電法中被采用。 (3) SystemC，是一種能同時(shí)實(shí)現(xiàn)較高層次的軟件和硬件描述的系統(tǒng)級設(shè)計(jì)語言，由 Synopsys 公司和 CoWare 公司積極響應(yīng)目前各方對系統(tǒng)級設(shè)計(jì)語言的需求而合作開發(fā)的。 ?可以顯式地對并發(fā)和定時(shí)進(jìn)行建模。 ?設(shè)計(jì)的規(guī)?？梢允侨我獾?： 語言不對設(shè)計(jì)的規(guī)模 (大小 )施加任何限制。由于他們的模擬、仿真器產(chǎn)品的廣泛使用， Verilog HDL 作為一種便于使用且實(shí)用的語言逐漸為眾多設(shè)計(jì)者所接受 。 沈陽理工大學(xué)學(xué)士學(xué)位論文 5 Verilog HDL 語言 硬件描述語言 HDL 是一種用形式化方法描述數(shù)字電路和系統(tǒng)的語言。 這種幾口 系統(tǒng)采用積木式結(jié)構(gòu)，把相應(yīng)的接口卡裝在專用的機(jī)箱內(nèi)，然后有一臺計(jì)算機(jī)控制?！? 業(yè)內(nèi)人士表示，由于基于 Flash的 FPGA確實(shí)在低功耗方面具有一定的優(yōu)勢，因此，在那些需要電池設(shè)備的產(chǎn)品中具有競爭力。在這種情況下， FPGA 企業(yè)也開始了相應(yīng)的轉(zhuǎn)型，以適應(yīng)新的發(fā)展需求。時(shí)至今日，兩大主流 FPGA 企業(yè)的 65nm 已經(jīng)獲得了大量應(yīng)用。分布式數(shù)據(jù)采集就是把分布在不同區(qū)域內(nèi)的工控設(shè)備上的數(shù)據(jù)采集到需要數(shù)據(jù)的計(jì)算機(jī)上?！彬E龍科技有限公司 Altera 產(chǎn)品事業(yè)部經(jīng)理胡晟說，“而每一次工藝升級帶來的優(yōu)勢，都會(huì)在產(chǎn)品的功耗、最高運(yùn)行頻率、容量以及成本 上得到體現(xiàn)。“我們看到，在許多新興和快速成長的市場上， FPGA 作為核心器件而被廣泛采 用。不僅如此，由于基于 SRAM 技術(shù)的 FPGA 晶體管密度極高，每一次半導(dǎo)體工藝節(jié)點(diǎn)縮小，意味著靜態(tài)功耗增加。例如：國際標(biāo)準(zhǔn)ICE625(GPIB)接口總線系統(tǒng)就是一個(gè)典型的代表。數(shù)據(jù)采集系統(tǒng)物理層通信，由于采用 RS48雙絞線、電力載波、無線和光纖，所以其技術(shù)得到了不斷發(fā)展和完善。當(dāng)然，完整的硬件描述語言足以對從 最復(fù)雜的芯片到完整的電子系統(tǒng)進(jìn)行描述。 ?Verilog HDL中有兩類數(shù)據(jù)類 型 ： 線網(wǎng)數(shù)據(jù)類型和寄存器數(shù)據(jù)類型。 ?Verilog HDL還具有內(nèi)置邏輯函數(shù)，例如 amp。 (2) Superlog，是為了在原有硬件描述語言的基礎(chǔ)上，結(jié)合高級語言 C, C++甚至 Java 等語言的特點(diǎn)，進(jìn)行擴(kuò)展，達(dá)到的一種新的系統(tǒng)級設(shè)計(jì)語言標(biāo)準(zhǔn)，在沈陽理工大學(xué)學(xué)士學(xué)位論文 8 1999 年由 CoDesign 公司發(fā)布，同時(shí)發(fā)布了兩個(gè)開發(fā)工具 ： SYSTEMSIM 和SYSTEMX。該方案特點(diǎn)是風(fēng)險(xiǎn)較大，與原軟件開發(fā)兼容性好，硬件開發(fā)有風(fēng)險(xiǎn)。 第二種情況一般是為了實(shí)現(xiàn)某一個(gè)功能，選購了某一個(gè) 廠家的同一種設(shè)備，比如某煤礦集團(tuán)需要實(shí)時(shí)的觀測旗下 N 個(gè)煤礦的各生產(chǎn)礦井的瓦斯氣體濃度等數(shù)據(jù)，以便更好的進(jìn)行安全管理。從 80 年代中期開始，計(jì)算機(jī)技術(shù)領(lǐng)域中兩方面 的進(jìn)步開始使得多臺計(jì)算機(jī)連接成為可能。 因此分布式計(jì)算比起其它算法具有以下幾個(gè)優(yōu)點(diǎn)： 稀有資源可以共享。 在結(jié)構(gòu)上的，兩者在硬件和拓?fù)渖蠠o本質(zhì)區(qū)別，在通信功能上也基本相同，然而在用戶服務(wù)上存在本質(zhì)差異：分布式系統(tǒng)涉及與應(yīng)用有關(guān)的語義，而網(wǎng)絡(luò)只涉及通信的語義。 七、展望未來 云計(jì)算 (Cloud Computing)是分布式處理 (Distributed Computing)、并行處理 (Parallel Computing)和網(wǎng)格計(jì)算 (Grid Computing)的發(fā)展，或者說是這些計(jì)算機(jī)科學(xué)概念的商業(yè)實(shí)現(xiàn)。高精度高速度的 A/D 轉(zhuǎn)換器在軍事，太空，醫(yī)療等尖端領(lǐng)域有著致關(guān)重要的地位。 3）并行比較型 /串并行比較型（如 TLC5510） 并行比較型 AD采用多個(gè)比較器，僅作一次比較而實(shí)行轉(zhuǎn)換，又稱 FLash(快速 )型。其優(yōu)點(diǎn)是分辯率高、功耗低、價(jià)格低，但是需要外部計(jì)數(shù)電路共同完成 AD轉(zhuǎn)換。 RS（ Remended Standard）是英文“推薦標(biāo)準(zhǔn)”的縮寫， 232 為標(biāo)識號， C 表示修改次數(shù)。 這兩個(gè)信號有時(shí)連到電源上，一上電就立即有效。例如，只有當(dāng) DSR 和 DTR 都處于有效（ ON）狀態(tài)時(shí)，才能在 DTE 和 DCE 之間進(jìn)行傳送操作。具有運(yùn)行速度快，界面統(tǒng)一，功能集中，易學(xué)易用等特點(diǎn)。 Altera 的 Quartus II 可編程邏輯軟件屬于第四代 PLD 開發(fā)平臺。也有輸出使能引腳允許 PC 主板上的復(fù)用和可測試性。用 FPGA實(shí)現(xiàn)，模塊如下，可實(shí)現(xiàn)正常的偶數(shù)分頻，當(dāng) N為奇數(shù)時(shí)，分頻輸出波形占空比不為 1： 1，但是滿足 AD 對時(shí)鐘的要求。這條賽道和保持差分性質(zhì) ADC 電路最大限度地減少偶次諧波，提供出色的共模噪聲免疫力。具有運(yùn)行速度快，界面沈陽理工大學(xué)學(xué)士學(xué)位論文 21 統(tǒng)一，功能集中，易學(xué)易用等特點(diǎn)。 由于 RS232 接口標(biāo)準(zhǔn)出現(xiàn)較早，難免有不足之處，主要有以下四點(diǎn)： （ 1）接口的信號電平值較高，易損壞接口電路的芯片，又因?yàn)榕c TTL 電平不兼容故需使用電平轉(zhuǎn)換電路方能與 TTL 電路連接。此線也叫做數(shù)據(jù)載波檢出 (Data Carrier dectectionDCD）線 。它適合于數(shù)據(jù)傳輸速率在 0～ 20200b/s 范圍內(nèi)的通信。通常是 1 個(gè)或半個(gè)最小數(shù)字量的模擬變化量，表示為 1LSB、 1/2LSB。一般的電阻陣列 DA 轉(zhuǎn)換器中多數(shù)電阻的值必須一致，在單芯片上生成高精度的電阻并不容易。 1）積分型（如 TLC7135） 積分型 AD 工作原理是將輸入電壓轉(zhuǎn)換成時(shí)間 (脈沖寬度信號 )或頻率 (脈沖頻率 )，然后由定時(shí)器 /計(jì)數(shù)器獲得數(shù)字值。通常的模數(shù)轉(zhuǎn)換器是將一個(gè)輸入電壓信號轉(zhuǎn)換為一個(gè)輸出的數(shù)字信號。分布性和并發(fā)性是分布式算法的兩個(gè)最基本的特征。 “分布式的”意味著計(jì)算的成本或性能取決于數(shù)據(jù)和控制的通信。當(dāng)一個(gè)分散式系統(tǒng)不存在或僅存在有限的合作時(shí)，它就被稱作網(wǎng)絡(luò)的；否則它就被稱作分布式的，表示在不同地方的部件之間存在緊密的合作。 50 年代，計(jì)算機(jī)是串行處理機(jī)，一次運(yùn)行一個(gè)作業(yè)直至完成。這是我們就需要把這些設(shè)備上的數(shù)據(jù)采集到一臺計(jì)算機(jī)上，以便開發(fā)者可以有效的利用這些數(shù)據(jù)。該方案的特點(diǎn)是 ： 風(fēng)險(xiǎn)小 、 集成難度大，與原有方法完全兼容，有現(xiàn)成的開發(fā)工具 ； 但工具集成由開發(fā)者自行負(fù)責(zé)完成。 ) 門級 (gatelevel )—描述邏輯門以及邏輯門之間的連接模型，與邏輯電路有確切的連接關(guān)系。 ?同一語言可用于生成模擬激勵(lì)和指定測試的驗(yàn)證約束條件，例如輸入值的指定。 ?用戶定義原語 (UDP)創(chuàng)建的靈活性。此外， Verilog HDL 語言提供了編程語言接口 (PLI)，通過該接口可以在模擬、驗(yàn)證期間從設(shè)計(jì)外部訪問設(shè)計(jì)包括模擬的具體控制和運(yùn)行。數(shù)據(jù)采集技術(shù)已經(jīng)成為一種專門的技術(shù)，在工業(yè)領(lǐng)域得到了廣泛的應(yīng)用。 20 世紀(jì) 70 年代中后期，隨著微型計(jì)算機(jī)的發(fā)展，誕生了采集器、儀表同計(jì)算機(jī)融為一體的數(shù)據(jù)采集系統(tǒng)。與此同時(shí)，這類應(yīng)用所要求的功能、性能和復(fù)雜度也在增加，但卻不能以增加電池為代價(jià)。” 沈陽理工大學(xué)學(xué)士學(xué)位論文 2 FPGA 技術(shù)的發(fā)展 工藝技術(shù)推動(dòng)的創(chuàng)新還在不斷延續(xù)。而應(yīng)用的變化也使 FPGA產(chǎn)品近幾年的演進(jìn)趨勢越來越明顯：一方面， FPGA 供應(yīng)商致力于采用當(dāng)前最先進(jìn)的工藝來提升產(chǎn)品的性能，降低產(chǎn)品的成本；另一 方面，越來越多的通用 IP（知識產(chǎn)權(quán)）或客戶定制 IP 被引入 FPGA 中，以滿足客戶產(chǎn)品快速上市的要求。 Distributed Data Acquisition 沈陽理工大學(xué)學(xué)士學(xué)位論文 III 目 錄 1 緒論 ...................................................................................................................................... 1 FPGA 的發(fā)展現(xiàn)狀 ....................................................................................................... 1 FPGA 技術(shù)的發(fā)展 ........................................................................................................ 2 數(shù)據(jù)采集系統(tǒng)的發(fā)展 ................................................................................................... 3 Verilog HDL 語言 ......................................................................................................... 5 2 分布式數(shù)據(jù)采集的原理 ...................................................................................................... 9 分布式數(shù)據(jù)采集簡介 ................................................................................................... 9 分布式系統(tǒng)的原理 ..................................................................................................... 10 數(shù)據(jù)采樣模塊 .............................................................................