【正文】 ③實現(xiàn)了大部分設計要求。 74160真值表如下 邏輯門電路通過邏輯門去對各個信號進行編譯后控制電路 組合邏輯電路控制個位輸入在0~9之間 秒計時的設計秒計時的60進制設計電路圖如下所示，顯示為5900.為了驗證電路圖是否連接正確，可已通過仿真來觀察其波形圖是否符合設計要求，其波形圖如下：如圖所示，當輸入控制端為低電平時，計數(shù)器為置數(shù)，則表示秒得十位顯示為5，表示個位的顯示9，控制端輸入低電平置數(shù)后，輸入高電平使計數(shù)器計數(shù)，即個位上顯示為又9遞減到0，再又0變?yōu)?時有向十位借位，用一個四輸入的或門實現(xiàn)這一功能，只有當輸入全為零時或門的輸出端才為全零，74168的使能端為低電平有效，此時高位信號進行一次減法計數(shù)工作。+Plus IIMus+Plus II開發(fā)系統(tǒng)是由美國Altera公司自行設計的CAD軟件平臺，是EDA的開發(fā)系統(tǒng)，具有易學易用的特點。Mus+Plus II的全稱是Multiple Array Matrix and Programmable Logic User System,該系統(tǒng)將數(shù)字電路設計集成在一個環(huán)境內，允許多種輸入設計邏輯文件，經過系統(tǒng)編譯、綜合等操作，對設計功能模擬，對數(shù)字電路的設計實現(xiàn)模擬分析，延長時間分析，編譯，最后將編譯好的電路分配到一個或多個器件中。如此反復，實現(xiàn)60進制減法計數(shù)器的功能。 ④沒有完成設計要求，或者只實現(xiàn)了一小部分的設計要求。定時用四位撥碼開關和組合邏輯電路控制個位輸入在0~9之間，通過組合邏輯電路后，當輸入的定時時間個位大于9，輸入的數(shù)都變成了0。根據(jù)以上設計要求，對應兩種顯示方式，應分為兩大部分：控溫靜態(tài)數(shù)碼管顯示、定時功能的實現(xiàn)。EDA技術就是以計算機為工具，設計者在EDA軟件平臺上，用硬件描述語言HDL完成設計文件，然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標芯片的適配編譯、邏輯映射和編程下載等工作。74168實現(xiàn)自減功能是從9計到0時再進行下一輪計數(shù)，即從1001減至0000停止。 最后恭祝各位指導老師工作順心如意，生活萬事如意！ 參考文獻1.《數(shù)字電子技術基礎》..2.《EDA課程設計B指導書》. 燕山大學課程設計評審意見表指導教師評語：①該生學習態(tài)度 （認真 較認真 不認真） ②該生遲到、早退現(xiàn)象 （有 無）③該生依賴他人進行設計情況 （有 無）平時成績： 指導教師簽字：