【正文】 Zuken CR5000 Board Designer導(dǎo)入電路板設(shè)計(jì)。你必須知道要用多少個(gè)電容，每一個(gè)電容的容值應(yīng)該是多大，并且它們放在電路板上什么位置最為合適。但并非在所有的諧振模式下都是如此，、 GHz的高階諧振模式下，電路板中心處的電壓差變化是不為零的。 　　退耦電容　　 吸入2A的電流，此時(shí)電源電壓會(huì)暫時(shí)降低（壓降），而地平面電壓會(huì)暫時(shí)被拉高（地彈）。阻抗軸與頻率軸都取對(duì)數(shù)坐標(biāo)。它也可以直接仿真電源管腳上的噪聲從而直接驗(yàn)證電源層噪聲，避免對(duì)電源層阻抗的過多分析導(dǎo)致的不必要的設(shè)計(jì)開銷。綠色曲線表示添加了第四組電容矩陣后電壓的波動(dòng)曲線，最終的設(shè)計(jì)滿足了電源噪聲小于165mV的規(guī)范要求?！　D6顯示了FPGA的電源電壓的噪聲仿真結(jié)果。綠色曲線表示再次增加1nF電容矩陣后的結(jié)果。這些電容矩陣與其它器件共同占用寶貴的電路板空間。通常情況下，器件放置的靈活性是有限的。同樣?！　‰S著信號(hào)的沿變化速度越來越快，今天的高速數(shù)字電路板設(shè)計(jì)者所遇到的問題在幾年前看來是不可想象的。　　xDSM電路板的尺寸，也就是電源層和地層的尺寸是11 英寸（28 厘米）。圖3, 紫色曲線顯示的是當(dāng)位于電路板中心處的芯片從電源平面吸入電流時(shí)引起的諧振；綠色曲線表示當(dāng)將芯片放置偏移中心位置時(shí)的響應(yīng)。而當(dāng)頻率高于1kHz時(shí)，電流通路的互感大到足以使電壓超過限定值，根據(jù)： 　　對(duì)于更高的頻率，退耦電容作為電源層與地層之間的低阻抗連接是必要的。但在帶寬的高端，電容的ESL(等效串聯(lián)電感)、ESR(等效串聯(lián)電阻)以及由電容間距帶來的附加電感使阻抗曲線沒有達(dá)到阻抗特性要求。電路還包括一個(gè)直流電源，電源伴有少量容值從1nF到100μF的退耦電容。　　高速電路的PCB板級(jí)設(shè)計(jì)是十分具有挑戰(zhàn)性的。然后在SIwave中你可以進(jìn)行寬頻掃描，在整個(gè)帶寬