【正文】 產(chǎn)品，計劃2005年可內(nèi)置的芯片數(shù)為10個，2006年為11個。此外，MCP的其他工藝基本上與很多先進封裝技術(shù)相兼容，延用其設(shè)備及材料，進行新的設(shè)計、貼片、組裝、測試，盡快進入批量生產(chǎn)，及早投放市場。究竟哪類產(chǎn)品會成為手機存儲器主流的技術(shù)尚有很多無法預(yù)測的因素，今后的結(jié)局有可能會是一次嚴重的供應(yīng)鏈混亂。NOR閃存廠商推崇NOR與SRAM或PSRAM相結(jié)合的MCP，NAND閃存廠家則提倡NAND與LP－SDRAM或移動DRAM相結(jié)合的MCP，兩大陣營中的16家主要供應(yīng)商現(xiàn)已推出獨具優(yōu)勢的產(chǎn)品。 低弧度引線鍵合當芯片減薄厚度小于100μm左右時，要求引線鍵合弧度高必須小于這一數(shù)字，采用25μm金絲的正常鍵合弧高為125μm，使用反向引線鍵合優(yōu)化工藝后，可以達到75μm以下的弧高。這種良品芯片的篩選技術(shù)方案趨向多樣化。目前，MCP一般內(nèi)置3～9層垂直堆疊的存儲器，一塊MCP器件可以包括用于手機存儲器的與非NOR，或非NAND結(jié)構(gòu)的閃存以及其他結(jié)構(gòu)的SRAM芯片層，如果沒有高效率空間比的MCP，在高端手機中實現(xiàn)多功能化幾乎是不可能的。國際市場上，手機存儲器MCP的出貨量增加一倍多，廠商的收益幾乎增長三倍，一些大供應(yīng)商在無線存儲市場出貨的90％是MCP，封裝技術(shù)與芯片工藝整合并進。3 MCP關(guān)鍵技術(shù)半導體圓片后段制程技術(shù)加速發(fā)展，容許在適當?shù)慕Y(jié)構(gòu)中，將某些、某類芯片整合在單一的一級封裝內(nèi)，結(jié)構(gòu)上分為金字塔式和懸梁式堆疊兩種，前者特點是從底層向上芯片尺寸越來越小，后者為疊層的芯片尺寸一樣大。為實現(xiàn)此目標，采用無功能的超薄柔性隔片（Dummychip），確保芯片間空隙，滿足芯片布線要求。英特爾對MCP最身體力行，將NOR閃存、lp－SDRAM與微處理器堆疊封裝在一起，相比單芯片封裝的體積縮小72％，在上海、成都各建有封裝測試工廠。5 結(jié)束語3G時代日益逼近，芯片發(fā)展與應(yīng)用需求雙向驅(qū)動，封裝技術(shù)優(yōu)勢互補，催生了MCP技術(shù)及產(chǎn)品，將多重芯片置入單一結(jié)構(gòu)封裝內(nèi)的產(chǎn)品尚不多，并非是技術(shù)限制所至，而是商業(yè)目的阻礙。為追求大容量，小體積、微功耗、低成本，封裝多種類型存儲芯片的MCP適應(yīng)這一需求而流行，采用SRAM和閃存分離架構(gòu)的封裝產(chǎn)品被放棄，各生產(chǎn)廠家展開激烈的競爭。5～6層疊片的MCP一般要求芯片減薄到85μm左右，如果是9片疊層的話，芯片厚度為70μm，小于50μm的減薄技術(shù)已在研發(fā)中。設(shè)計者需要把最好性能和最大容量存儲器以最低功耗