【正文】 度,從而使基區(qū)少子從發(fā)射區(qū)到基區(qū)跨越的勢壘高度降低，從而提高發(fā)射效率γ, 因而，很大程度上提高了電流放大系數(shù)β。 經(jīng)過外延層性能指標檢測以后我們還需要對外延工藝進一步優(yōu)化，以滿足特定器件的工藝要求。在單晶Si中引入Ge形成的SiGe單晶層可以降低帶隙寬度，增大晶體管的特征截止頻率fT(cutoff frequency)，這使得它在無線及光通信高頻器件方面應(yīng)用十分廣泛；另外在先進的CMOS集成電路工藝中還會利用Ge跟Si的晶格常數(shù)失配(4%)引入的晶格應(yīng)力來提高電子或者空穴的遷移率(mobility)，從而增大器件的工作飽和電流以及響應(yīng)速度，這正成為各國半導(dǎo)體集成電路工藝研究中的熱點。由于本征硅的導(dǎo)電性能很差，其電阻率一般在200ohmcm以上，通常在外延生長的同時還需要摻入雜質(zhì)氣體(dopant)來滿足一定的器件電學(xué)性能。5 / 5。 硅及鍺硅外延工藝在現(xiàn)代集成電路制造中應(yīng)用十分廣泛，概括起來主要包括： 1．硅襯底外延：硅片制造中為了提高硅片的品質(zhì)通常在硅片上外延一層純凈度更高的本征硅；或者在高攙雜硅襯底上生長外延層以防止器件的閂鎖（latch up）效應(yīng)。 外延選擇性的實現(xiàn)一般通過調(diào)節(jié)外延沉積和原位(insitu)刻蝕的相對速率大小來實現(xiàn)，所用氣體一般為含氯(Cl)的硅源氣體DCS，利用反應(yīng)中C