【正文】 (R/W=1),就表示從器件將要發(fā)送數據。本設計為了方便，只采用一片AT24C02，將A0A2接地[8]?？紤]到I2C總線通信協(xié)議的時序關系及芯片讀/寫操作過程，I2C控制核應該包括兩個外圍接口，如圖1所示。③需要設置與DSP的相互通信的機制。在中斷服務程序中，DSP查詢狀態(tài)寄存器后，再發(fā)出下一個命令。在eclk和eclk_en的控制下進行狀態(tài)移轉，最后都轉移到空閑狀態(tài)（IDLE），并保持最后一個狀態(tài)時的信號電平。)thenint=39。end if。 4） 為了減少意外的干擾信號將EEPROM內的數據改寫可用外部寫保護引腳（如果有），或者在EEPROM內部沒有用的空間寫入標志字，每次上電時或復位時做一次檢測，判斷EEPROM是否被意外改寫。從圖中可以看出，實現了從TMS320C6000 EMIF接口到I2C總線接口的轉換功能，并實現發(fā)中斷申請（eint=1）和清除中斷申請的功能，完成了I2C總線通信協(xié)議的啟動、寫、確認，讀、確認、停止操作的時序[5]。139。START和STOP分為7位子狀態(tài)（a～f,idle），WRITE和READ分為6個子狀態(tài)（a～e,idle）。I2C控制核（即I2C總線的主設備）在接收到DSP發(fā)送來的Start命令后，主設備進入START狀態(tài)，并根據Read和Write命令，可以進入READ或WRITE狀態(tài)。表3 I2Ctop模塊內部寄存器寄存器位⑴ 寫過程（S：開始，Sr:重開始，P:停止，S：從設備，M：主設備，W：寫位，R：讀位）表1 寫過程列表SLAVE ADDRESS(W)ACKSSUBADDRESSACKSDATA(N BYTES)ACKSP⑵ 讀過程表1 讀過程列表SSLAVE ADDRESS(W)ACKSSUBADDRESSACKS(Sr)SLAVE ADDRESS(R)ACKSDATA(N BYTES)ACKMI2C控制核的設計采用自頂而下的方法，分為三個模塊：I2C_top模塊、I2C_cmd模塊、I2C_core模塊。8031與AT24C02的接口電路原理圖。接著再發(fā)送數據字節(jié)，可以是單字節(jié)數據，也可以是一組數據，由主器件來決定。 ⑹ 實例：X24C04與MCS51單片機軟硬件的實現 X24C04是XICOR公司的CMOS 4096位串行EEPROM，內部組織成5128位。ARM產品則更多，如SAMSUNG公司的S3C44B0等。 I2C總線數據傳輸的最高速率為400Kbps，標準速率為100Kbps。VHDL語言還可以描述與工藝有關的信息，工藝參數可以通過設計文件語言參數來調整，不會因工藝變化與發(fā)展而使VHDL設計過時。關鍵詞：I2C總線；狀態(tài)機；FPGA ；VHDL ；DSP ；控制器核1 引 言21世紀是信息社會，是知識大爆炸的時代。實現I2C總線通信協(xié)議主要有兩種方法：①利用MCU對兩根I/O口線進行軟件編程，模擬I2C總線的SCL和SDA時序要求；②使用專用I2C總線控制核，但受其主機（host）接口方式和時鐘頻率的限制，在有些場合應用并不方便?？呻S時監(jiān)控內存、硬盤、網絡、系統(tǒng)溫度等多個參數，增加了系統(tǒng)的安全性，方便了管理。各種被控制電路均并聯(lián)在這條總線上，但就像電話機一樣只有撥通各自的號碼才能工作，所以每個電路和模塊都有唯一的地址，在信息的傳輸過程中，I2C總線上并接的每一模塊電路既是主控器（或被控器），又是發(fā)送器（或接收器），這取決于它所要完成的功能。 總線必須由主器件（通常為微控制器）控制，主器件產生串行時鐘（SCL）控制總線的傳輸方向，并產生起始和停止條件。下面是通過I2C接口對X24C04進行單字節(jié)寫操作的例程[6]。從器件先發(fā)送一個應答信號(ASK=0)回應主器件，接著由從器件發(fā)送數據到主器件。⑸ 軟件模擬I2C總線SCL EQU ；SDA EQU ；開始信號： 停止信號：START： CLR SCL ； STOP：CLR SCL ；SETB SDA ； CLR SDA ；ACALL DELAY ； ACALL DELAY ；SETB SCL ； SETB SCL ；ACALL DELAY ； ACALL DELAY ；CLR SDA ； SETB SDA ；ACALL DELAY ； ACALL DELAY ；CLR SCL ； RET ；RET ；發(fā)送一個字節(jié)： 接收一個字節(jié)：SEND： MOV R0，08H ； REV： MOV R0，08H ；SEND0： RLC A ； REV0： SETB SCL ；MOV SDA，C ； MOV C，SDA ；SETB SCL ； RLC A ；ACALL DEALY ； CLR SCL ；CLR SCL ； DJNZ R7，REV0 ；DJNZ R0，SEND0； RET ；SETB SDA ；RET ；接收一個應答位： 發(fā)送一個應答位：ACKI：SETB SCL ； ACKO:SETB SCL ；ACALL DELAY ； ACALL DELAY ；MOV C，SDA ； MOV SDA，C ；CLR SCL ； CLR SCL ；RET ； RET ；循環(huán)子程序：DELAY： NOP；NOP；NOP；RET； 對于AT24C系列芯片來說，其控制字節(jié)的格式為：1010A2A1A0 。一是與C6711 EMIF（External Memory Interface，擴展存儲器接口）的高速異步存儲器ASRAM（Asynchronous SRAM）接口，稱為主機接口。由于C6711的CPU運行速度為150MHz，而I2C的速度僅為100Kb/s，為了不影響DSP程序的高速運行，采用中斷機制。這時I2C控制核，或者是轉移到IDLE，或者是轉移到STOP[4]。圖4中標注了每個命令的關鍵時刻。039。elsei_ack_r=39。本設計在鄧老師的悉心指導和嚴格要求下業(yè)已完成，從課題選擇、方案論證到具體設計和調試，無不凝聚著鄧老師的心血和汗水，學習期間，也始終感受著導師的精心指導和無私的關懷，我受益匪淺。其中，edat信號上“10010000”中的“1”依次是啟動和寫命令；“01100001”中的“1