【正文】 CPU的工作方式、眾多特殊寄存器的用法、中斷概念等等,著實(shí)不是一件容易的事。②高可靠性。把以前“電路設(shè)計(jì)+硬件搭試+調(diào)試焊接”轉(zhuǎn)化為“功能設(shè)計(jì)+軟件模擬+仿真下載”。FPGA的高可靠性還表現(xiàn)在幾乎可將整個(gè)系統(tǒng)下載于同一芯片中,從而大大縮小了體積,易于管理和屏蔽。一些EDA專家預(yù)言,未來(lái)的大系統(tǒng)的FPGA設(shè)計(jì)僅僅是各類再應(yīng)用邏輯與IP核(CORE)的拼裝,其設(shè)計(jì)周期僅以小時(shí)計(jì)。這種設(shè)計(jì)方法優(yōu)點(diǎn)是很明顯的,因?yàn)樗且环N層次設(shè)計(jì)電路,一般電路的子模塊都是按照結(jié)構(gòu)或功能劃分,因此這種電路層次清楚,結(jié)構(gòu)明確,便于多人合作開發(fā),同時(shí)設(shè)計(jì)文件易于存檔,易于交流。 開發(fā)環(huán)境MAX+PLUSⅡMAX+PLUSⅡ提供了全面的邏輯設(shè)計(jì)能力,包括電路圖、文本和波形的設(shè)計(jì)輸入以及編譯、邏輯綜合、仿真和定時(shí)分析以及器件編程等諸多功能。 音調(diào)的控制頻率的高低決定了音調(diào)的高低。DEPTH=256。13:8。29:9。45:8。61:5。77:5。93:6。110:6。126:6。142:10。158:9。174:10。190:8。206:10。222:5。238:10。254:8。(4) 各音階對(duì)應(yīng)的分頻預(yù)置數(shù)關(guān)系表音符名頻 率(Hz)分頻系數(shù)計(jì)數(shù)初值音符名頻 率(Hz)分頻系數(shù)計(jì)數(shù)初值休止符37500002047中音44681579低音11274773中音54251622低音21135912中音63791668低音310111036中音73301717低音49701077高音13191728低音59501197高音22771770低音67571290高音32481799低音76751372高音42331814中音16371410高音52081839中音25871480高音61851862中音35051542高音716518822） 預(yù)置數(shù)查表電路電路模塊TONETABA生成元件符號(hào)（）：端口說(shuō)明：INDEX[4..0]端口：作為上一級(jí)音符數(shù)據(jù)地址的輸入端；CODE[4..0]端口：作為音符數(shù)據(jù)簡(jiǎn)譜碼的輸出顯示端；HIGH端口：作為音符數(shù)據(jù)簡(jiǎn)譜碼高8度的輸出顯示端； TONETABA生成元件符號(hào)TONE[10..0]端口：作為音符數(shù)據(jù)分頻預(yù)置數(shù)的輸出端；3） 對(duì)應(yīng)的程序見附錄C。根據(jù)各個(gè)模塊產(chǎn)生的元件符號(hào)，連接組成樂曲播放電路頂層文件，其頂層電路分為三個(gè)模塊，音符數(shù)據(jù)地址發(fā)生器模塊NOTETABS，預(yù)置數(shù)查表電路電路模塊TONETABA，發(fā)聲頻率產(chǎn)生模塊SPEAKERA。 lpm_widthad : NATURAL。 RST : IN STD_LOGIC。Coun:=Coun+1。 tone : out std_logic_vector(10 downto 0))。high=39。high=39。high=39。high=39。high=39。USE 。 END IF。 BEGIN IF FullSpkS39。END PROCESS。 END IF。 ELSIF clk39。 End process。high=39。high=39。high=39。high=39。high=39。Use 。BEGINIF (clk39。USE 。 q : OUT STD_LOGIC_VECTOR (4 DOWNTO 0))。SPKOUT的輸出頻率將決定每一個(gè)音符的音調(diào)，這樣，分頻計(jì)數(shù)器的預(yù)置值tone[10..0]與SPKOUT的輸出頻率就有了對(duì)應(yīng)關(guān)系。它提供了每個(gè)音符所對(duì)應(yīng)的分頻預(yù)置數(shù)，即給數(shù)控分頻模塊提供計(jì)數(shù)初值，這里列出了在樂曲中所用到的22個(gè)音符的分頻預(yù)置數(shù)見（）。(2)250:9。234:12。218:8。202:9。186:9。170:12。154:10。138:12。122:6。106:10。89:6。73:8。57:5。41:5。25:9。09:8。第一部分NOTETABS，地址發(fā)生器，實(shí)現(xiàn)按節(jié)拍讀樂譜的功能；第二部分TONETABA，查表電路，為SPEAKER提供分頻預(yù)置數(shù)，實(shí)現(xiàn)樂曲譯碼輸出CODE[4：0]；第三部分SPEAKERA，產(chǎn)生發(fā)音頻率，實(shí)現(xiàn)樂曲播放；。而樂曲中的每一音符對(duì)應(yīng)著一個(gè)確定的頻率，因此，要想FPGA發(fā)出不用音符的音調(diào)，實(shí)際上只要控制它輸出相應(yīng)音符的頻率即可（）。⑦建模方便：由于VHDL語(yǔ)言中可綜合的語(yǔ)句和用于仿真的語(yǔ)句齊備,行為描述能力強(qiáng),因此VHDL語(yǔ)言特別適合信號(hào)建模。從一個(gè)仿真工具移植到另一個(gè)仿真工具,從一個(gè)綜合工具移植到另一個(gè)綜合工具,從一個(gè)工作平臺(tái)移植到另一個(gè)工作平臺(tái)。這無(wú)疑是高技術(shù)為我們的學(xué)習(xí)提供了捷徑,站在巨人的肩膀當(dāng)然能更快地獲得成功。但物理機(jī)制卻像一片74LS164那樣純屬硬件電路,十分可靠。目錄第1章 緒論 2 研究背景 2 可編程邏輯控件FPGA 2 開發(fā)語(yǔ)言VHDL 4 開發(fā)環(huán)境MAX+PLUSⅡ 5 研究思路及主要工作 5第2章 系統(tǒng)設(shè)計(jì) 6 系統(tǒng)原理 6 音調(diào)的控制 7 音長(zhǎng)的控制 7 系統(tǒng)結(jié)構(gòu) 8第三章 各模塊設(shè)計(jì)與仿真 8 定制音符數(shù)據(jù) 8 8+PLUSⅡ下定制的LPM_ROM 10 音符數(shù)據(jù)地址發(fā)生器模塊NOTETABS 11 預(yù)置數(shù)查表電路模塊TONETABA 12 發(fā)聲頻率產(chǎn)生模塊SPEAKERA 13 14第四章 硬件測(cè)試 15第五章 結(jié)束語(yǔ) 15參考文獻(xiàn) 17附錄 18致謝 24第1章 緒論 研究背景隨著電子技術(shù)的飛速發(fā)展，微電子技術(shù)的進(jìn)步主要表現(xiàn)在大規(guī)模集成電路加工技術(shù)即半導(dǎo)體工藝技術(shù)的發(fā)展上，使得本征半導(dǎo)體的工藝水平的線寬已經(jīng)達(dá)到了60nm，并在不斷地縮小，面在硅片單位面積上，集成了更多的晶體管。通過(guò)合理設(shè)計(jì),大多數(shù)應(yīng)用中,無(wú)須考慮復(fù)雜的復(fù)位和初始化?？梢灶A(yù)言,我國(guó)EDA技術(shù)的學(xué)習(xí)熱潮和FPGA的應(yīng)用熱潮決不會(huì)遜色于過(guò)去10年的單片機(jī)熱潮。在一個(gè)EDA工具中采用的技術(shù)技巧,在其它工具中同樣可以采用。VHDL語(yǔ)言無(wú)論仿真還是綜合都是非常合適的描述語(yǔ)言。樂曲都是由一連串的音符組成，因此按照樂曲的樂譜依次輸出這些音符所對(duì)應(yīng)的頻率，就可以在揚(yáng)聲器上連續(xù)地發(fā)出各個(gè)音符的音調(diào)。 樂曲播放電路結(jié)構(gòu)方框圖第三章 各模塊設(shè)計(jì)與仿真 定制音符數(shù)據(jù)為了實(shí)現(xiàn)樂曲的播放，首先需要將曲譜定制到音符數(shù)據(jù)ROM里面，然后才能按照一定的節(jié)拍從ROM中讀出曲譜。10:8。26:9。42:5。58:5。74:5。90:6。107:9。123:5。139:12。155:10。171:12。187:9。203:9。219:8。235:12。251:9。單擊“next”鍵，選擇ROM數(shù)據(jù)位寬度為5，地址線寬為8，即設(shè)置此ROM能存儲(chǔ)5位二進(jìn)制數(shù)據(jù)共256個(gè)。在這個(gè)模塊的VHDL邏輯描述中設(shè)置了四四拍樂曲中全部音符所對(duì)應(yīng)的分頻預(yù)置數(shù)，共22個(gè)，每一音符的停留時(shí)間由音樂節(jié)拍和地址發(fā)生器模塊的時(shí)鐘（Clk）的輸入頻率決定，在此為4Hz。2） 發(fā)聲頻率產(chǎn)生模塊SPEAKERA生成元件符號(hào)（）：端口說(shuō)明：CLK12MHZ端口：作為發(fā)音頻率初始信號(hào)輸入端口；TONE[10..0]端口：作為音符數(shù)據(jù)分頻預(yù)置數(shù)的輸入端；SPKS端口：作為樂曲的聲音輸出端口； SPEAKERA生成元件符號(hào)3） 對(duì)應(yīng)的程序見附錄D。END songer。USE 。EVENT AND clk = 39。Entity tonetaba is Port( index : in std_logic_vector(4 downto 0)。039。039。139。139。139。 End。EVENT AND clk = 39。 END IF。END。DelaySpkS : PROCESS(FullSpkS) VARIABLE Count2 : STD_LOGIC。 THEN