【正文】 A工作原理　　FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個概念，內部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸出輸入模塊IOB（Input Output Block）和內部連線（Interconnect）三個部分。但是他們也有很多的優(yōu)點比如可以快速成品，可以被修改來改正程序中的錯誤和更便宜的造價。與傳統(tǒng)的原理圖設計方法相比，HDL語言更適合描述規(guī)模大的數字系統(tǒng)，它能夠使設計者在比較抽象的層次上對所設計系統(tǒng)的結構和邏輯功能進行描述。verilog后來竟然干起了把VHDL語言翻譯成verilog語言的工作，這樣沒有任何含金量的工作讓我浪費了不少時間。使用三段式的有限狀態(tài)機的方法也花了很多時間去修正和改善。20世紀90年代，國際上電子和計算機技術較先進的國家，一直在積極探索新的電子電路設計方法，并在設計方法、工具等方面進行了徹底的變革，取得了巨大成功。（3）開放性和標準化現代EDA工具普遍采用標準化和開放性框架結構，任何一個EDA系統(tǒng)只要建立了一個符合標準的開放式框架結構，就可以接納其他廠商的EDA工具儀器進行設計工作。另外一種方法是用CPLD（復雜可編程邏輯器件備）。 　　3）FPGA內部有豐富的觸發(fā)器和I／O引腳。VHDL的程序結構特點是將一項工程設計，或稱設計實體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可視部分,及端口)和內部（或稱不可視部分），既涉及實體的內部功能和算法完成部分。 　　(3) VHDL 語言具有很強的移植能力 　　VHDL 語言很強的移植能力主要體現在: 對于同一個硬件電路的 VHDL 語言描述 , 它可以從一個模擬器移植到另一個模擬器上、從一個綜合器移植到另一個綜合器上或者從一個工作平臺移植到另一個工作平臺上去執(zhí)行。它要改變到新的狀態(tài)，依賴于轉換函數。具體采取的操作不僅能取決于接收到的事件，還能取決于各個事件的相對發(fā)生順序。第二章 電梯控制系統(tǒng)的分析隨高層樓宇的增加，電梯越來越多的走進了人們的生活，對人們的生活的影響越來越大。②獨立自主、艱苦研制、生產階段(19501979年)，這一階段我國共生產安裝電梯約1萬臺。要求指示電梯所在樓層位置等其他必要的信號。我在序言中也講到了，“應用有限狀態(tài)機”實現電梯的實時控制是最好不過的方法了，通過我的分析以及參考圖書館的有關書籍，也少不了參照一些網上的程序，最后總結出了電梯正常運行的七個狀態(tài)：上升、下降、上升的過程中途停止、下降的過程中途停止、開門、關門、等待狀態(tài)。這一點從下面的參數定義中可以窺見一二。 parameter TRUE=139。第三章 電梯控制系統(tǒng)的設計與實現 MAX+PLUSII的介紹Max+plusII(或寫成Maxplus2,或MP2) 是Altera公司推出的的第三代PLD開發(fā)系統(tǒng)(Altera第四代PLD開發(fā)系統(tǒng)被稱為：QuartusII，主要用于設計新器件和大規(guī)模CPLD/FPGA).使用MAX+PLUSII的設計者不需精通器件內部的復雜結構。對于上述綜合生成的網表，根據布爾方程功能等效的原則，用更小更快的綜合結果代替一些復雜的單元，并與指定的庫映射生成新的網表，這是減小電路規(guī)模的一條必由之路。b000010,639。b0000100,739。 // LCD Back Light ON/OFFoutput LCD_RW。就只加了一個“ 根據不同的輸入產生不同的輸出 ”的模塊。初始化狀態(tài)為1樓等待門是關閉的。 //output ports: output [6:0]out。 reg [1:0] UpDnFlag。b001000, FLOOR5=639。方法雖然違反了“同步電路最好//沒有時鐘門控”的要求，但是在此只要“負面影響”不是很大還是可以接受的。pos)0)//?？空埱笾杏挟斍皹菍油？空埱蠓? NextState=OPENDOOR。 else if((down_allamp。FLOOR1))||((request_allamp。FLOOR5))||((request_allamp。(down_allamp。amp。amp。 end else if(request_all||down_all) NextState=UP。 end else if(request_all||up_all)//上升和停靠請求中有當前層的請求且只有當前層下的請求 NextState=DOWN。(request_allamp。amp。amp。amp。(request_allamp。(request_allamp。((down_all^pos)pos)) NextState=UP。pos)amp。amp。(down_allamp。(down_allamp。FLOOR4))||((request_allamp。 else if(((request_allamp。//有，下一狀態(tài)轉為UPSTOP(?？亢笠?s才開門,UPSTOP即為這1s的過渡期) else if((request_allpos)||(up_allpos))//?？炕蛏仙埱笾杏挟斍皹菍又系恼埱蠓? NextState=UP。 display_decode_count h2(cp_50M,count,count_out)。b00。 //定義樓層的符號常量 parameter FLOOR1=639。 wire [6:0]count_out。在此謹向楊老師表示我最誠摯的敬意和感謝! 同時，感謝所有教導過我、關心過我的老師以及電信學院的所有老師。以上是我們所應實現的基本功能。其中也采用了“電梯主控制器”中的信號并置的思想。 // 50 MHzinput KEY。b10,分別代表當前電梯是上升的，下降的和靜止的。 電梯控制系統(tǒng)的VHDL語言設計及仿真（ASCI設計中，這一步驟稱為第一次Signoff）PLD設計中，有時跳過這一步。我的程序中采用的是標準的MEALY型狀態(tài)狀態(tài)機。b000100, FLOOR4=639。b0}。我們設計的智能電梯控制器應該可以實時接受各樓層的上下請求信號及電梯內部的停靠請求，然后根據這些請求實現對電梯正確的控制:除了頂層和底層外，各樓層均設有上下請求開關，頂層和底層分別設有下降和上升請求開關，這一點應該不難理解。隨著城市向大型化、高層化的發(fā)展，我國每年將需要電梯在40000臺以上。隨著EDA技術的快速發(fā)展．基于FPGA的微機化控制已廣泛應用于電梯電路設計與控制的各個方面。動作執(zhí)行完畢后，可以遷移到新的狀態(tài)，也可以仍舊保持原狀態(tài)。 　　顯然，必須采取不同的技術來處理這些情況。這些節(jié)點中至少有一個必須是終態(tài)。 　　(2) VHDL 語言具有強大的硬件描述能力 　　VHDL 語言具有多層次的電路設計描述功能，既可描述系統(tǒng)級電路 , 也可以描述門級電路；描述方式既可以采用行為描述、寄存器傳輸描述或者結構描述，也可以采用三者的混合描述方式。 VHDL語言及程序概述VHDL 的英文全名是 VeryHighSpeed Integrated Circuit Hardware Description Language，誕生于 1982 年。一些FPGA可以讓設備的一部分重新編輯而其他部分繼續(xù)正常運行。 　　FPGA一般來說比ASIC（專用集成芯片）的速度要慢，無法完成復雜的設計，而且消耗更多的電能。(2)采用硬件描述語言進行設計采用硬件描述語言進行電路與系統(tǒng)的描述是當前EDA技術的另一個特征。t got any progress, I give up this handle a variety of state method, then turned to my original finite state machine method. Use the finite state machine 3sectional methods also spent a lot of time to modify and improve. Realize the basic functions, when a meet more plex situations (parables meanwhile several people in request or is also have two in different floor request? How should the elevator running these special cases I at that time has not find appropriate and effective approach to solve).Abstract KEY WORDS： A signal and buy 當時我不僅采用“信號并置的算法”外，還采納了它的“以樓層為電梯的狀態(tài)轉移的依據”的思想，這確實是一個不錯的方法，不過當時我一直沒有任何進展，一是它是用VHDL語言編寫的，而且我對這個語言不是很熟悉所以不是特別理解。實現了基本的功能，當時一遇到比較復雜的情況時（比喻同時有幾個人在請求或者是同時有兩個在不同樓層的請求時電梯該如何運行呢，這些特殊情況我在當時一直沒有找到合適和有效的方法去解決）。在電子技術設計領域，可編程邏輯器件（如CPLD、FPGA）的應用，已得到廣泛的普及，這些器件為數字系統(tǒng)的設計帶來了極大的靈活性。這樣就可以實現各種EDA工具的優(yōu)化組合，并集成在一個易于管理的統(tǒng)一環(huán)境下，實現資源共享。 CPLD與FPGA的關系　　早在1980年代中期，FPGA已經在PLD設備中扎根。 　　4）FPGA是ASIC電路中設計周期最短、開發(fā)費用最低、風險最小的器件之一。在對一個設計實體定義了外部界面后，一旦其內部開發(fā)完成后，其他的設計就可以直接調用這個實體。 　　(4) VHDL 語言的設計描述與器件無關 　　采用 VHDL 語言描述硬件電路時, 設計人員并不需要首先考慮選擇進行設計的器件。在有限狀態(tài)機中，會有有許多變量，例如，狀態(tài) 機有很多與動作（actions）轉換(Mealy機)或狀態(tài)（摩爾機）關聯的動作，多重起始狀態(tài)，基于沒有輸入符號的轉換，或者指定符號和狀態(tài)（非定有 限狀態(tài)機）的多個轉換，指派給接收狀態(tài)（識別者）的一個或多個狀態(tài)，等等。之所以能 做到這一點，是因為機器能跟蹤一個內部狀態(tài)，它會在收到事件后進行更新。為了讓電梯更好的服務人們，各種電梯新技術不斷地發(fā)展起來。③建立三資企業(yè)，行業(yè)快速發(fā)展階段(自1980年至今)，這一階段我國共生產安裝電梯約40萬臺。通過仿真結果驗證其正確性，并在開發(fā)板上進行硬件測試。電梯在上述七個狀態(tài)間的轉移是通過三段式狀態(tài)機來實現的，各狀態(tài)間的轉移大體與生活中的電梯運轉一致，有如下的基本原則:方向為第一優(yōu)先準則，這就是曾老師給我們的技術指標。 parameter WAIT=739。b1, FALSE=139。設計者可以用自己熟悉的設計工具（如原理圖輸入或硬件描述語言）建立設計，MAX+PLUSII把這些設計轉自動換成最終所需的格式。b000100,639。b0001000,739。 // LCD Read/Write Select, 0 = Write, 1 = Readoutput LCD_EN。中途還遇到了字符型液晶不能更新的問題，不過在同學的幫助下，最終還是解決了。這個就不用多解釋了。//輸出樓層 output [6:0] LiftState。 reg [6:0] LiftState,NextState。b010000, FLOOR6=639。 //將各上升請求信號實時地合并(6樓為頂層,無上升請求，考慮到通用性，將第4位填零) always (call_up_1 or call_up_2 or call_up_3 or call_up_4 or call_up_5) up_all={139。//有當前樓層請求，則下一狀態(tài)轉開門 else if(request_allpos)//有當前樓層之上的?？空埱蠓瘢▋?yōu)先向上的請求） NextState=UP。pos)||(posFLOOR6)) //其實這樣做意義不大，只是使上下標志提前變化 NextState=UPSTOP。FLOOR2)posamp。FLOOR6)posamp。FLOOR3))||((down_allamp。(up_allamp。(up_allamp。 else NextState=WAIT。 else NextState=WAIT。FLOOR3))||((request_allamp。(down_allamp。(down_allamp。FLOOR4)posamp。amp。amp。amp。 else if((up_allamp。FLOOR4)posamp。amp。amp。(requ