【正文】 ile Settings對(duì)話框， 如圖 。Extractor命令，打開定時(shí)模擬器網(wǎng)表文件提取器 ,打開功能仿真器網(wǎng)表文件提取器；9. (2） 在相應(yīng)的對(duì)話框內(nèi)輸入設(shè)計(jì)人員對(duì)項(xiàng)目的定時(shí)要求， 然后點(diǎn)擊 OK 按鈕。 第 3章 Altera可編程邏輯器件開發(fā)軟件 FLEX器件的進(jìn)位 /級(jí)聯(lián)鏈 (3） 對(duì)于 MAX7000系列， 選擇 EPLD Rules（ EPLD規(guī)則）， 然后點(diǎn)擊 OK按鈕。 (3) 在 Devices框中選擇某一器件或選擇 AUTO， 讓MAX+PLUS Ⅱ 為你選擇一個(gè)器件。編譯窗口第 3章 Altera可編程邏輯器件開發(fā)軟件 第三方EDA工具所使用的網(wǎng)表文件（ .vo） 和標(biāo)準(zhǔn)格式的 SDF文件（ .sdo）， （ 注意：層次中的每個(gè)文件都可以通過(guò)雙擊文件名打開， 并帶到前臺(tái)來(lái)顯示。 第 3章 Altera可編程邏輯器件開發(fā)軟件 則低電平驅(qū)動(dòng)數(shù)碼管； 每行用分號(hào)結(jié)束。 點(diǎn)擊 OK按鈕后打開一個(gè)無(wú)標(biāo)題的 TextHDL是符合 IEEE標(biāo)準(zhǔn)的高級(jí)硬件行為描述語(yǔ)言， Hardware若是為了保證輸入邏輯的正確性， 可將此邏輯文件保存起來(lái)并進(jìn)行錯(cuò)誤檢查。第 3章 Altera可編程邏輯器件開發(fā)軟件 圖 圖形編輯選項(xiàng) ） 第 3章 Altera可編程邏輯器件開發(fā)軟件 Plug第 3章 Altera可編程邏輯器件開發(fā)軟件 (3) 在圖形編輯器窗中雙擊 lpm符號(hào)的參數(shù)框 （位于符號(hào)的右上角）， 也出現(xiàn) lpm符號(hào)參數(shù)對(duì)話框， 可輸入或改變參數(shù)。2） 輸入 74系列的符號(hào)步驟如下： 74 系列的符號(hào)的輸入方法與圖元的輸入方法相似。 第 3章 Altera可編程邏輯器件開發(fā)軟件 第 3章 Altera可編程邏輯器件開發(fā)軟件 MAX+PLUSⅡ 開發(fā)軟件 圖形設(shè)計(jì)輸入方法（步驟）：1： 建立新文件 (1）在 File 菜單中選擇 New， 將出現(xiàn) New對(duì)話框。 通過(guò)功能仿真可以驗(yàn)證一個(gè)項(xiàng)目的邏輯功能是否正確。 如圖 ： 第 3章 Altera可編程邏輯器件開發(fā)軟件 第 3章 Altera可編程邏輯器件開發(fā)軟件 圖 編譯過(guò)程完成最小化邏輯綜合、 適配設(shè)計(jì)項(xiàng)目于單個(gè)器件或多個(gè)器件以及形成編程和配置數(shù)據(jù)等工作。第 3章 Altera可編程邏輯器件開發(fā)軟件 ）(1） 在 File 菜單中選擇 Project Name項(xiàng)， 將出現(xiàn)如圖 Project Name對(duì)話框。 算術(shù)運(yùn)算模塊： abs絕對(duì)器運(yùn)算 add_sub加 /減法器 pare比較器 mult乘法器 圖中的74138就是所選中的 74 系列符號(hào)。 如輸入一個(gè)存儲(chǔ)器的步驟如下： 在圖形編輯器窗口空白處雙擊鼠標(biāo)左鍵， 出現(xiàn) Enter Symbol對(duì)話框后點(diǎn)擊 MegaWizard PlugIn Manager按鈕， 或在 File菜單中選擇 MegaWizard Plug In Manager項(xiàng)， 然后選中 Create a new custom megafunction variation， 再點(diǎn)擊 Next按鈕。第 3章 Altera可編程邏輯器件開發(fā)軟件 4. 連線方法一：可將鼠標(biāo)移到其中一個(gè)端口， 這時(shí)鼠標(biāo)自動(dòng)變?yōu)?“ +” 形狀， 然后可按以下步驟操作： (1) 一直按住鼠標(biāo)的左鍵并將鼠標(biāo)拖到第二個(gè)端口。 對(duì) n 位寬的總線 A 命名時(shí)， 可以采用 A［ n 1..0］ 形式， 其中單個(gè)信號(hào)用 A0, A1, A2, …, An 形式 。As對(duì)話框 編譯器網(wǎng)表提取器模塊檢查該文件的錯(cuò)誤， 更新層次結(jié)構(gòu)的顯示， 同時(shí)給出錯(cuò)誤和警告數(shù)目的信息等， 如圖 。(2) 選擇 “ 確定 ” 按鈕。(3) 如果編譯器發(fā)出了錯(cuò)誤和警告信息， 可在消息處理器窗口中點(diǎn)擊 Message按鈕選擇一條消息， 通過(guò)選擇定位（ Locate） 或雙擊該條消息來(lái)找到消息的產(chǎn)生地方。它是一種高級(jí)硬件行為描述語(yǔ)言， 若有必要， 在 Filei2， 創(chuàng)建頂層設(shè)計(jì)文件 MAX+PLUSⅡ 支持層次化設(shè)計(jì)輸入方法， 其主要思想是： (1） 當(dāng)前設(shè)計(jì)項(xiàng)目文件為頂層設(shè)計(jì)文件。 (5） 在同一設(shè)計(jì)項(xiàng)目中， 頂層設(shè)計(jì)文件名及各底層設(shè)計(jì)符號(hào)所對(duì)應(yīng)的設(shè)計(jì)文件名必須是唯一的。 (7） 硬件描述語(yǔ)言設(shè)計(jì)文件通過(guò)調(diào)用包含文件的方法實(shí)現(xiàn)層次化設(shè)計(jì)輸入， 此時(shí)應(yīng)通過(guò)建立默認(rèn)符號(hào)的方法形成頂層文件。圖 。上面介紹的幾種設(shè)計(jì)輸入方法各有優(yōu)缺點(diǎn)， 用于在線配置的 SRAM目標(biāo)文件（ .sof） 和 JEDEC文件（ .jed）。 第 3章 Altera可編程邏輯器件開發(fā)軟件 第 3章 Altera可編程邏輯器件開發(fā)軟件 圖 (1） 在 Assign菜單中選擇 Global Project Device Options菜單， 出現(xiàn)如圖 。設(shè)置定時(shí)要求 第 3章 Altera可編程邏輯器件開發(fā)軟件 圖 ） 第 3章 Altera可編程邏輯器件開發(fā)軟件 第 3章 Altera可編程邏輯器件開發(fā)軟件 圖 當(dāng)編譯器的 Partitioner（ 劃分）和Fitter（ 適配）模塊處理項(xiàng)目時(shí)， Stop按鈕將會(huì)變成Stop/Show Status按鈕。 (4） 閱讀報(bào)告文件。引腳鎖定 Compile命令， 完成配置過(guò)程。第 3章 Altera可編程邏輯器件開發(fā)軟件 通過(guò)功能仿真可驗(yàn)證一個(gè)項(xiàng)目的邏輯功能是否正確。第 3章 Altera可編程邏輯器件開發(fā)軟件 圖 第 3章 Altera可編程邏輯器件開發(fā)軟件 第 3章 Altera可編程邏輯器件開發(fā)軟件 第 3章 Altera可編程邏輯器件開發(fā)軟件 在仿真過(guò)程中進(jìn)度指示條將朝著 100%的方向移動(dòng)， 仿真過(guò)程在后臺(tái)進(jìn)行， 仿真輸出邏輯電平將記錄在 .scf文件中。3. 分析仿真結(jié)果 在仿真器窗口中選擇 Open SCF， 即打開當(dāng)前項(xiàng)目的 .scf文件， 使用波形編輯器窗口周圍的圖形縮、 放、 前景按鈕及滾動(dòng)條可詳細(xì)觀察波形。 第 3章 Altera可編程邏輯器件開發(fā)軟件 最后點(diǎn)擊 OK按鈕， (1） (2） Setup在 Hardware如 LPT1。開始對(duì) JTAG器件進(jìn)行編程。 Setup命令， 菜單中選擇 FLEXFLEX 在 該 PCB板還必須為 ByteBlaster電纜提供電源。 ByteBlaster在線配置 FLEX系列器件Select 命令， 通過(guò) JTAG實(shí)現(xiàn)在線編程 EPROM然后在 則打開編程器窗口， 第 3章 Altera可編程邏輯器件開發(fā)軟件 圖 第 3章 Altera可編程邏輯器件開發(fā)軟件 分析時(shí)序電路的性能，包括限制性能的延遲，最小的時(shí)鐘周期和 ２ . 運(yùn)行仿真器 1） 打開仿真器窗口 在 MAX+PLUSⅡ 菜單中選擇 Simulator， 即打開仿真器， 并自動(dòng)裝載當(dāng)前項(xiàng)目的仿真器網(wǎng)表文件和上面剛創(chuàng)建的與當(dāng)前項(xiàng)目同名的仿真器通道文件（.scf）， 如圖 。 選擇 File\Save As, 在 File Name框中自動(dòng)出現(xiàn)默認(rèn)的當(dāng)前項(xiàng)目名， 擴(kuò)展名為 .scf， 然后點(diǎn)擊 OK按鈕來(lái)保存文件， 如圖 。 在對(duì)某一項(xiàng)目進(jìn)行仿真時(shí)， 根據(jù)項(xiàng)目設(shè)計(jì)輸入的原理， 仿真器對(duì)輸入節(jié)點(diǎn)的邏輯電平進(jìn)行計(jì)算， 會(huì)得出隱含節(jié)點(diǎn)和輸出節(jié)點(diǎn)的邏輯電平。編輯仿真器通道文件節(jié)點(diǎn)波形 第 3章 Altera可編程邏輯器件開發(fā)軟件 圖 其實(shí)， 可以跳過(guò)這一過(guò)程， 如圖 。4. 編輯適配結(jié)果 在底層平面圖編輯器中編輯適配結(jié)果的方法稱為后配置。3. 顯示最后一次編譯所生成的底層平面圖 在 Layout菜單下選擇 Last Compilation Floorplan項(xiàng)， 底層平面圖編輯器將顯示由最后一次編譯所生成的不可編輯（只讀）視圖， 該視圖被存儲(chǔ)在適配文件中。 LAB視圖顯示器件內(nèi)部所有的邏輯陣列塊結(jié)構(gòu)， 對(duì)于某些器件封裝 LAB視圖還顯示出引腳的位置。10. 指定在報(bào)告文件中需要產(chǎn)生的部分 MAX+PLUSⅡ 編譯器適配（ Fitter） 模塊產(chǎn)生報(bào)告文件（ .rpt）， 它顯示出所編譯的項(xiàng)目使用器件資源情況。SNFExtractor命令， ） 用戶可以按如下步驟設(shè)置定時(shí)要求： (1） 在 Assign Menu菜單內(nèi)選擇 Global Project Timing Requirements項(xiàng)， 將出現(xiàn)如圖 Global Project Timing Requirements 對(duì)話框。 (3） 如需使用級(jí)聯(lián)鏈功能， 則從 Cascade Chain下拉菜單中選擇 Auto。第 3章 Altera可編程邏輯器件開發(fā)軟件 (2） 從 Processing菜單中選擇 Design Doctor Setting項(xiàng) , 如圖 。 (2) 在 Device Family框中選擇一個(gè)器件系列。MAX+PLUSⅡ 的模擬器網(wǎng)表文件（ .snf）、 一個(gè)項(xiàng)目的層次就顯示出來(lái)了。 一個(gè)用 AHDL語(yǔ)言編寫的設(shè)計(jì)文件就完成輸入了。 若 7段碼為共陽(yáng)極， 信號(hào)間用逗號(hào)分開， 接下來(lái)的括號(hào)中是輸入或輸出引腳說(shuō)明。File， VHDL和 VerilogAHDL是 Altera文本設(shè)計(jì)輸入方法 法二：是將鼠標(biāo)放在所要復(fù)制的符號(hào)或器件上， 按下 Ctrl鍵和鼠標(biāo)左鍵不放， 拖曳鼠標(biāo)至所需要的位置， 這樣就完成了符號(hào)或器件的復(fù)制。MegaWizardlpm符號(hào)輸入?yún)?shù)對(duì)話框 第 3章 Altera可編程邏輯器件開發(fā)軟件 (2) 在 Symbol菜單中選擇 Enter Symbol或單擊鼠標(biāo)右鍵并選擇 Enter Symbol， 或雙擊鼠標(biāo)左鍵， 將出現(xiàn)一個(gè) Enter Symbol 對(duì)話框， 在 Symbol Libraries框中雙擊選 “ ..\maxplus2\max2lib\prim”。 Mega_lpm兆功能模塊庫(kù)，包括：參數(shù)化模塊庫(kù) Lmp/宏功能高級(jí)模塊（如 busmux、 csfifo、 cadram、 paralleladd等）和 IP功能模塊（如 UARTs、 FFT、 FIR、 PCI等）。New對(duì)話框 4） 編程驗(yàn)證設(shè)計(jì)項(xiàng)目 用 MAX+PLUSⅡ 編程器通過(guò) Altera編程硬件或其它工業(yè)標(biāo)準(zhǔn)編程器， 將經(jīng)過(guò)仿真確認(rèn)后的編程目標(biāo)文件編入所選定的 Altera可編程邏輯器件中， 然后加入實(shí)際激勵(lì)信號(hào)， 測(cè)試是否達(dá)到設(shè)計(jì)要求。 通過(guò)時(shí)序仿真， 在設(shè)計(jì)項(xiàng)目編程到器件之前進(jìn)行全面檢測(cè)， 以確保在各種可能的條件下都有正確的響應(yīng)。 功能仿真是在不考慮器件延時(shí)的理想情況下仿真設(shè)計(jì)項(xiàng)目的一種項(xiàng)目驗(yàn)證方法， 稱為前仿真。2. 設(shè)計(jì)流程 使用 MAX+PLUSⅡ 的設(shè)計(jì)過(guò)程包括以下幾步。 充分利用這些邏輯功能模塊， 可以大大減輕設(shè)計(jì)的工作量， 成倍縮短開發(fā)周期。 第 3章 Altera可編程邏輯器件開發(fā)軟件 設(shè)計(jì)校驗(yàn)包括功能仿真、 時(shí)序仿真、 影響速度的關(guān)鍵路徑的延時(shí)預(yù)測(cè)以及 多種系列器件混合使用的多器件仿真。 (2） 在 Project Name框內(nèi)鍵入你的設(shè)計(jì)項(xiàng)目名， 如test或帶目錄的文件名 pld\test。 存儲(chǔ)器模塊： ff D觸發(fā)器 latch鎖存器 rom ROM shiftreg移位寄存器 Csfifio先進(jìn)先出隊(duì)列 csdpram雙口 RAM ram_dq輸入輸出分開的參數(shù)化 RAM ram_io輸入輸出復(fù)用的參數(shù)化 RAM 如要連續(xù)選取 74 系列器件， 則只要重復(fù)上述幾步就可以