【正文】 Z=Q1nQ0n 第三步 畫出邏輯電路圖 PLA 陣列輸入量來自兩個觸發(fā)器的輸出，其與陣列產(chǎn)生所需要的四個與項（乘積項） ，或陣列的輸出有三個 D D0、 Z。圖 7 為轉(zhuǎn)換電路的邏輯圖。 解 :(1)由組合電路分析步驟 (a)首先逐級寫出電路的輸出表達式 Z=AD+AC+BDC (b)畫出函數(shù)的卡諾圖 由函數(shù)的卡諾圖可看出函數(shù)式已是最簡 。 6．施密特觸發(fā)器與雙穩(wěn)態(tài)觸發(fā)器的區(qū)別為 施密特觸發(fā)器是靠電平觸發(fā)，適用于慢變化的信號，而雙穩(wěn)態(tài)觸發(fā)器是脈沖觸發(fā)，不適合于慢變的信號。 圖（ b）中 Di對應(yīng)于圖（ a）中的方格內(nèi)有 0也有 1，則 Di應(yīng)為 1格對應(yīng)的輸入變量的積之和（此積之和式中只能含余下變量 D）。 解： 八、試用 D 觸發(fā) 器及 PLA 構(gòu)成一個模 4的同步計數(shù)器。 4 態(tài)序表 CP QD QC QB QA 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 0 0 0 計數(shù)器無外加控制輸入端，狀態(tài)轉(zhuǎn)換是在 CP脈沖控制下實現(xiàn)的， 輸出端用 Z表示模 4 計數(shù)器的進位輸出端。 五、用一片四位二進制加法器 T693（邏輯符號如下圖所示）實現(xiàn)余三 BCD 碼至8421BCD 碼的 轉(zhuǎn)換。 8．組合電路與時序電路的區(qū)別為 組合電路不具有記憶功能，其輸出