【正文】 0))S(D E N0)S(RDT1/)S(IOM2/)L O C K(WR)GT/RQ(H O L D0RDMX/MN7SB H E /A19 /S6A18 /S5A17 /S4A16 /S3AD15VCC( ＋ 5 V ))GT/RQ(H L D A1GND8088C P U1234567891011121314151617181920 2122232425262728293031323334353637383940A14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0N M IIN TRC L KGND R E S E TR E A D YT E S T)QS(I N T A1A L E (Q S0))S(D E N0)S(R/DT1)S(M/IO2)L O C K(WR)GT/RQ(H O L D0RDMX/MN)H I G H/(SS0A19 /S6A18 /S5A17 /S4A16 /S3A15VCC( ＋ 5 V ))GT/RQ(H L D A1微機(jī)原理及應(yīng)用 8086/8088 CPU 的工作模式 最小工作模式： 最大工作模式： 系統(tǒng)中只有 8086/8088一個微處理器。 微機(jī)原理及應(yīng)用 (3) CLK(Clock)：引腳 19， 系統(tǒng)時鐘 ， 輸入 。 TESTTESTTESTRD RDIO M微機(jī)原理及應(yīng)用 (8)BHE/S7(Bus High Enable / Status)：引腳 34，高 8位數(shù)據(jù)總線允許 /狀態(tài)復(fù)用引腳，輸出。 微機(jī)原理及應(yīng)用 圖 8086最小方式系統(tǒng)結(jié)構(gòu) 8 0 8 6 C P UMX/MNVCC( ＋ 5 V )A L EC L KR E A D YB H ER E S E T A19 / S6～A16 / S3AD15 / A D08 2 8 4 A時鐘發(fā)生器VCC等待狀態(tài)產(chǎn)生器地址鎖存器8 2 8 2(3 片 )數(shù)據(jù)收發(fā)器8 2 8 6(2 片 )S T BOE地址總線 ABD E NR/DT數(shù)據(jù)總線 DBIO/MI N T RI N T ARDWRH O L DH L D A控制總線 CBR D Y微機(jī)原理及應(yīng)用 在最小方式下 ， 第 24?31引腳的功能如下： (1) INTA(Interrupt Acknowledge)：引腳 24，中斷響應(yīng)信號，輸出。在 DMA方式，該引腳被浮置為高阻狀態(tài)。低電平有效的三個狀態(tài)信號連接到總線控制器 8288的輸入端， 8288對這些信號進(jìn)行譯碼后產(chǎn)生內(nèi)存及 I/O端口的讀寫控制信號。 在 8086中都定義為地址 /數(shù)據(jù)分時復(fù)用引腳；而在 8088中 ， 由于只需要 8條數(shù)據(jù)線 ， 因此 ， 對應(yīng)于8086的 AD15?AD8這 8根引腳在 8088中定義為 A15?A8， 它們在 8088中只做地址線用 。 為了對 1 M個存儲單元進(jìn)行管理 ， 8086/8088采用了段結(jié)構(gòu)的存儲器管理方法 。 如從地址0011FH開始的兩個連續(xù)單元中存放一個字型數(shù)據(jù) ， 則該數(shù)據(jù)為DF46H， 記為： (0011FH)=DF46H。 其中 RQ / GT0比 RQ / GT1的優(yōu)先級高 。因此， 8086/8088的部分引腳需要重新定義，控制信號不能直接從 8086/8088 CPU引腳得到，需要外加 8288總線控制器，通過它對 CPU發(fā)出的控制信號 (S0,S1,S2)進(jìn)行變換和組合，以得到對存儲器和 I/O端口的讀寫控制信號和對地址鎖存器 8282及對總線收發(fā)器 8286的控制信號，使總線的控制功能更加完善。 在 DMA方式 ， 它被浮置為高阻狀態(tài) 。 微機(jī)原理及應(yīng)用 8286為具有三態(tài)輸出的 8位數(shù)據(jù)總線收發(fā)器，用于需要增加驅(qū)動能力的系統(tǒng)。 若為高電平 ， CPU就仍處于空轉(zhuǎn)狀態(tài)進(jìn)行等待 ， 直到 引腳變?yōu)榈碗娖?，CPU結(jié)束等待狀態(tài) ， 執(zhí)行下一條指令 ， 以使 CPU與外部硬件同步 。 此請求不受標(biāo)志寄存器 FLAGS中中斷允許標(biāo)志位 IF狀態(tài)的影響 ， 只要此信號一出現(xiàn) ， 在當(dāng)前指令執(zhí)行結(jié)束后立即進(jìn)行中斷處理 。 總線周期工作情況 1)Tw狀態(tài) T1 T2 T3 Tw T4 Tw CLK READY 微機(jī)原理及應(yīng)用 CPU不需取指令，不需取數(shù)據(jù)時進(jìn)入空閑周期。 IF(Interrupt Flag)——中斷允許標(biāo)志位。 通常用于判斷無符號數(shù)運(yùn)算結(jié)果是否超出了計算機(jī)所能表示的無符號數(shù)的范圍 。 段地址分別放在對應(yīng)的段寄存器中 ， 代碼或數(shù)據(jù)在段內(nèi)的偏移地址由有關(guān)寄存器或立即數(shù)給出 。 （ 2） 執(zhí)行子程序時 ， 通常都要用到內(nèi)部寄存器 ， 并且執(zhí)行的結(jié)果會影響標(biāo)志位 ， 所以也必須把在調(diào)用子程序前的主程序保留在寄存器中的中間結(jié)果和標(biāo)志位的狀態(tài)保留下來。 (2) 指令隊列緩沖器大小不同 。 由邏輯地址求物理地址的公式為： 物理地址 =段地址 ?10H+段內(nèi)偏移地址 如假設(shè)當(dāng)前 (CS)=20A8H， (IP)=2022H，那么，下一條從內(nèi)存中讀取的指令所在存儲單元的物理地址為： 20A8H?10H+ 2022H=22A88H。 將指令代碼和數(shù)據(jù)分別存儲在代碼段、數(shù)據(jù)段、堆棧段、附加數(shù)據(jù)段中，這些段的段地址分別由段寄存器 CS、 DS、 SS、 ES提供，而代碼或數(shù)據(jù)在段內(nèi)的偏移地址則由有關(guān)寄存器或立即數(shù)給出。 主頻 : 芯片所使用的主時鐘頻率 ， 它直接影響計算機(jī)的運(yùn)行速度 。CPU就是 微處理器 ，內(nèi)存就是 存儲器 （不是硬盤），主板上的各種接口就是 輸入輸出接口 ， 而 系統(tǒng)總線在主板上。 該公司成立于 1968年 ， 1969年就設(shè)計了 4位的 4004 芯片 ， 1973年開發(fā)出 8位的 8080芯片 ， 1978年正式推出 16位的 8086微處理器芯片 ， 由此開始了 Intel公司的 80x86系列微處理器的生產(chǎn)歷史 。 微機(jī)原理及應(yīng)用 8086/8088內(nèi)部結(jié)構(gòu) 一 ． 總線接口單元 BIU BIU：負(fù)責(zé)完成 CPU與存儲器或 I/O設(shè)備之間的數(shù)據(jù)傳送 。在讀指令時，段地址由 CS提供，當(dāng)前要讀取指令在代碼段中的偏移地址由 IP提供；在讀取或存儲操作數(shù)時，根據(jù)具體操作，段地址由 DS、 ES或 SS提供，段內(nèi)偏移地址由指令給出。 (5) EU控制電路：它是控制 、 定時與狀態(tài)邏輯電路 ， 接收從 BIU中指令隊列取來的指令 ， 經(jīng)過指令譯碼形成各種定時控制信號 ， 對 EU的各個部件實(shí)現(xiàn)特定的定時操作 。 BX用來存放操作數(shù)在內(nèi)存中數(shù)據(jù)段內(nèi)的偏移地址， BP用來存放操作數(shù)在堆棧段內(nèi)的偏移地址。 DI(Destination Index)稱為目的變址寄存器。不同指令對狀態(tài)標(biāo)志位的影響是不同的 。 TF(Trap Flag)——跟蹤 （ 陷阱 ） 標(biāo)志位 。圖 (a)給出典型的總線周期波形圖。 當(dāng)訪問存儲器時 ， T1狀態(tài)輸出 A19?A16， 與AD15?AD0一起構(gòu)成訪問存儲器的 20位物理地址； CPU訪問 I/O端口時 ，不使用這 4個引腳 ， A19?A16保持為 0。 CPU在每個總線周期的 T3狀態(tài)對 READY引腳采樣，若為高電平，說明數(shù)據(jù)已準(zhǔn)備好；若為低電平，說明數(shù)據(jù)還沒有準(zhǔn)備好， CPU在 T3狀態(tài)之后自動插入一個或幾個等待狀態(tài) TW，直到 READY變?yōu)楦唠娖剑拍苓M(jìn)入 T4狀態(tài)，完成數(shù)據(jù)傳送過程，從而結(jié)束當(dāng)前總線周期。 8282為 8位地址鎖存器。 微機(jī)原理及應(yīng)用 (4) ?DT/R(Data Transmit/Receive)：引腳 27， 數(shù)據(jù)發(fā)送 /接收信號 ，輸出 。 微機(jī)原理及應(yīng)用 3. 8086 最大工作方式及引腳 24?31的定義 當(dāng) MN/MX接低電平時，系統(tǒng)工作于最大方式，即多處理器方式，其典型系統(tǒng)結(jié)構(gòu)如圖 。 微機(jī)原理及應(yīng)用 (4) RQ/GT RQ/GT0(Request/Grant)：引腳 31， 總線請求信號 (輸入 )/總線請求允許信號 (輸出 )。 一個存儲單元中存放的信息稱為該存儲單元的內(nèi)容。 微機(jī)原理及應(yīng)用 表 存儲器操作時段地址和段內(nèi)偏移地址的來源 段 地 址 存儲器操作類型 正常來源 其他來源 偏移地址 取指令 CS 無 IP 存取操作數(shù) DS CS 、 ES 、 SS 有效地址 EA 通過 BP 尋址存取操作數(shù) SS CS 、 ES 、 SS 有效地址 EA 堆棧操作 SS 無 BP 、 SP 源字符串 DS CS 、 ES 、 SS SI 目的字符串 ES 無 DI 微機(jī)原理及應(yīng)用 如果從存儲器中讀取指令 ， 則段地址來源于代碼段寄存器CS， 偏移地址來源于指令指針寄存器 IP。 微機(jī)原理及應(yīng)用 (3) 引腳 28的有效電平高低定義不同。在總線周期的T TW狀態(tài)并且 READY信號為高電平時， S S S0都成為高電平，此時，前一個總線操作就要結(jié)束，后一個新的總線周期尚未開始，通常稱為無源狀態(tài)。 在 DMA方式 ， 該引腳被浮置為高阻狀態(tài) 。 微機(jī)原理及應(yīng)用 (2) ?ALE(Address Latch Enable)：引腳 25， 地址鎖存允許信號 ，輸出 。 S7 在 8086中未被定義，暫作備用狀態(tài)信號線。復(fù)位信號使處理器馬上結(jié)束現(xiàn)行操作，對處理器內(nèi)部寄存器進(jìn)行初始化。 微機(jī)原理及應(yīng)用 1． 8086CPU 引腳 8086CPU引腳按功能可分為三大類：電源線和地線 ， 地址 /數(shù)據(jù)引腳以及控制引腳 。 按照數(shù)據(jù)的傳送方向來分 ， 總線周期可分為 “ 讀 ” 總線周期 （ CPU從存儲器或 I/O端口讀取數(shù)據(jù) ） 和 “ 寫 ” 總線周期 （ CPU將數(shù)據(jù)寫入存儲器或 I/O端口 ） 。 SF(Sign Flag)——符號標(biāo)志位 。 ES(Extra Segment) ，用來存放程序當(dāng)前使用的附加數(shù)據(jù)段的段地址。在寄存器間接尋址的 I/O指令中存放 I/O端口地址；在做雙字長乘除法運(yùn)算時， DX與 AX一起存放一個雙字長操作數(shù)，其中 DX存放高 16位數(shù)。 注意 :8086/8088 CPU的 14個寄存器除了這 4個 16位寄存器能分別當(dāng)作兩個 8位寄存器來用之外，其它寄存器都不能如此使用。 微機(jī)原理及應(yīng)用 2． 執(zhí)行單元 EU 執(zhí)行單元 EU不與系統(tǒng)外部直接相連 ， 它的功能只是負(fù)責(zé)執(zhí)行指令 。 注：不能直接用賦值指令對其內(nèi)容進(jìn)行修改。 高速緩沖存儲器 （ Cache） 微處理器 CPU 主存儲器 （主存） 外存儲器 （外存） 圖 存儲器三級結(jié)構(gòu) 微機(jī)原理及應(yīng)用 80386之前的 CPU都沒有 Cache。 內(nèi)存容量的大小依 CPU的尋址范圍而定（即CPU地址信號線的位數(shù)） R0 R1 R2 R14 R15 A0 A1 A2 A3 D2 D3 D4 D5 D6 D7 D0 D1 0000 0001 1111 1110 0010 . . . 位 譯 碼 器 注意觀察： 存儲單元、位、單元地址、地址線根數(shù) 微機(jī)原理及應(yīng)用 存儲器 存儲器由寄存器組成 , 可以看作是一個寄存器堆 , 每個存儲單元實(shí)際上相當(dāng)于一個緩沖寄存器。 10110110 38F04H 內(nèi)存地址 單元內(nèi)容 微機(jī)原理及應(yīng)用 內(nèi)存容量 內(nèi)存所含存儲單元的個數(shù)，以字節(jié)為單位。 如 8086有 20根地址線，使用這 20根地址線上不同地址信息的組合，可直接對 220=1M個存儲單元進(jìn)行訪問； Pentium II有 36根地址線，可直接尋址的最大地址范圍為 236=64G； 微機(jī)原理及應(yīng)用 為了滿足微型計算機(jī)對存儲器系統(tǒng)高速度、大容量、低