【正文】 （ b ） 在 D / A 轉(zhuǎn)換器與執(zhí)行器之間執(zhí)行器傳感器A / D 計(jì)算機(jī)數(shù)字地（ a ） 在傳感器與 A / D 轉(zhuǎn)換器之間V CC放大器sU模擬地雙絞線D / A計(jì)算機(jī)數(shù)字地圖 8 1 2 光 耦隔離器的模擬信號(hào)隔離V CC放大器模擬地雙絞線LR（ b ） 在 D / A 轉(zhuǎn)換器與執(zhí)行器之間執(zhí)行器傳感器圖 912 ? 利用光耦隔離器的 線性放大區(qū) ，也可傳送模擬信號(hào)而隔離電磁干擾，即在模擬信號(hào)通道中進(jìn)行隔離。其表現(xiàn)形式與產(chǎn)生原因如圖 99所示。 串模干擾是指 迭加在被測(cè)信號(hào)上的干擾噪聲 ，即干擾源串聯(lián)在信號(hào)源回路中。 ? 兩根并排的導(dǎo)線之間會(huì)構(gòu)成分布電容 ， 如印制線路板上印制線路之間 、 變壓器繞線之間都會(huì)構(gòu)成分布電容 。 ? 硬件抗干擾措施。顯然 ， 干擾電壓 Un與干擾源 U 分布電容 ClC2g的大小有關(guān) 。 串模干擾的抑制 sUnUU1C2C線擾干)b( 因原生產(chǎn))a( 式形現(xiàn)表擾干模串6 8圖s計(jì)算機(jī)控制系統(tǒng) 計(jì)算機(jī)控制系統(tǒng)aI圖 96 對(duì)串模干擾的抑制較為困難，因?yàn)楦蓴_ Un直接與信號(hào) Us串聯(lián)。 )a(mcUsUrZ計(jì)控系統(tǒng)mcU源號(hào)信U)b(式形現(xiàn)表 因原生產(chǎn)圖 8 9 共 模干擾Zsr計(jì)控系統(tǒng)圖 99 ? 既然共模干擾產(chǎn)生的原因是不同 “ 地 ” 之間存在的電壓，以及模擬信號(hào)系統(tǒng)對(duì)地的漏阻抗。在 圖 912（ b） 輸出通道的 D/A轉(zhuǎn)換器與執(zhí)行器之間，光電耦合器一方面把放大器輸出的模擬信號(hào)線性地光耦 (或放大 )輸出到現(xiàn)場(chǎng)執(zhí)行器，另一方面又切斷了計(jì)算機(jī)數(shù)字地與現(xiàn)場(chǎng)模擬地之間的聯(lián)系，起到了很好的抗共模干擾作用。當(dāng)信號(hào)在長(zhǎng)線中傳輸時(shí)，由于傳輸線的分布電容和分布電感的影響，信號(hào)會(huì)在傳輸線內(nèi)部產(chǎn)生 正向前進(jìn)的電壓波和電流波 ，稱為入射波。一般選擇始端匹配電阻 R為 ? R＝ RP－ RSC ? 其中， RSC為門 A輸出低電平時(shí)的輸出阻抗。 2．信號(hào)線的敷設(shè) 選擇了合適的信號(hào)線，還必須合理地進(jìn)行敷設(shè)。 1．交流電源系統(tǒng) uot圖 8 18 交流電源正弦波上的尖峰脈沖(1)選用供電比較穩(wěn)定的進(jìn)線電源 計(jì)算機(jī)控制系統(tǒng)的電源進(jìn)線要盡量選用比較穩(wěn)定的交流電源線，至少不要將控制系統(tǒng)接到負(fù)載變化大、晶閘管設(shè)備多或者有高頻設(shè)備的電源上。當(dāng)系統(tǒng)恢復(fù)供電時(shí)， VD1重新導(dǎo)通， VD2截止，又恢復(fù)主電源供電。 5V， 177。 ? 在計(jì)算機(jī)控制系統(tǒng)中，大致有以下幾種地線：模擬地、數(shù)字地、信號(hào)地、系統(tǒng)地、交流地和保護(hù)地。 模擬地橫匯流條模擬地縱匯流條數(shù)字地橫匯流條數(shù)字地縱匯流條接地板系統(tǒng)地安全地（機(jī)殼地）圖 9 25 分別回流法單點(diǎn)接地方式大地圖 926 ?匯流條由 多層銅導(dǎo)體 構(gòu)成，截面呈矩形，各層之間有絕緣層。 ? 解決的辦法就是將屏蔽罩接到放大器的公共端， 如 928（ C）所示 。 芯機(jī)芯機(jī)地內(nèi)機(jī)層緣絕殼外機(jī)主圖 8 2 9 外殼接 地機(jī)芯浮空?qǐng)D 930 ? （ 3）多機(jī)系統(tǒng)的接地 ? 在計(jì)算機(jī)網(wǎng)絡(luò)系統(tǒng)中，多臺(tái)計(jì)算機(jī)之間相互通信，資源共享。 軟件陷阱技術(shù) ? 指令冗余使跑飛的程序安定下來(lái)是有條件的，首先跑飛的程序必須落到程序區(qū)，其次必須執(zhí)行到冗余指令。 ? X5045與 CPU的接口電路如圖 931所示?？垢蓴_能力是設(shè)計(jì)與運(yùn)行一個(gè)計(jì)算機(jī)控制系統(tǒng)必須要考慮的重要指標(biāo)。 ? 在 CPU正常工作時(shí)，每隔一定時(shí)間 (小于 X5045的定時(shí)時(shí)間 )運(yùn)行一次這個(gè)訪問程序， X5045就不會(huì)產(chǎn)生溢出脈沖。兩個(gè)定時(shí)周期必須是 T1＜ T2， T1就是 CPU定時(shí)訪問定時(shí)器 2的周期，也就是在 CPU執(zhí)行的應(yīng)用程序中每隔 T1時(shí)間安插一條訪問指令。 ? 但我們 不能在程序中加入太多的冗余指令 ，以免降低程序正常運(yùn)行的效率。這種接地方式安全可靠，有一定的抗干擾能力，一般接地電阻選為 4~10Ω左右。一般輸入信號(hào)比較小，而模擬信號(hào)又容易接受干擾。 1．單點(diǎn)接地與多點(diǎn)接地 ? 根據(jù)接地理論分析， 低頻電路應(yīng)單點(diǎn)接地 ，這主要是避免形成產(chǎn)生干擾的地環(huán)路； 高頻電路應(yīng)該就近多點(diǎn)接地 ，這主要是避免“長(zhǎng)線傳輸”引入的干擾。 接地系統(tǒng)的抗干擾 廣義的接地包含兩方面的意思，即接實(shí)地和接虛地。在要求更高的場(chǎng)合，可采用層間也加屏蔽的結(jié)構(gòu)， 如圖 924（ b）所示 。 （ 5）掉電保護(hù)電路 ? 對(duì)于沒有使用 UPS的計(jì)算機(jī)控制系統(tǒng)，為了防止掉電后 RAM中的信息丟失，可以采用鎳電池對(duì) RAM數(shù)據(jù)進(jìn)行掉電保護(hù)。實(shí)踐表明，電源的干擾是計(jì)算機(jī)控制系統(tǒng)的一個(gè)主要干擾，抑制這種干擾的主要措施有以下幾個(gè)方面。屏蔽雙絞線與屏蔽電纜相比性能稍差，但波阻抗高、體積小、可撓性好、裝配焊接方便，特別適用于互補(bǔ)信號(hào)的傳輸。這種匹配方法也能消除波反射，優(yōu)點(diǎn)是波形的高電平下降較少，缺點(diǎn)是低電平抬高，從而降低了低電平的抗干擾能力。即使在中央控制室內(nèi)，各種連線也有幾米到十幾米。 A/D轉(zhuǎn)換器D1D2+ 5V+ 5VD3D4D5D6D7D0 D/A轉(zhuǎn)換器+5V+5V( b) 在 CPU 與 D /A 轉(zhuǎn)換器之間( a) 在 A /D 轉(zhuǎn)換器與 CPU 之間圖8 11 光耦隔離器的數(shù)字信號(hào)隔離C PUD1D2D3D4D5D6D7D0D1D2D3D4D5D6D7D0D1D2D3D4D5D6D7D0C PU圖 911 ?（ a） 是在 A/D轉(zhuǎn)換器與CPU接口之間 8根數(shù)據(jù)線之間都各插接一個(gè)光耦隔離器 (圖中只畫出了一個(gè) )，不僅照樣無(wú)誤地傳送數(shù)字信號(hào)，而且實(shí)現(xiàn)了 A/D轉(zhuǎn)換器及其模擬量輸入通道與計(jì)算機(jī)的完全電隔離；（ b） 是在 CPU與 D/A轉(zhuǎn)換器接口之間 8根數(shù)據(jù)線之間都各插接一個(gè)光耦隔離器(圖中也只畫出了一個(gè) )，不僅照樣無(wú)誤地傳送數(shù)字信號(hào)，而且實(shí)現(xiàn)了計(jì)算機(jī)與 D/A轉(zhuǎn)換器及其模擬量輸出通道的完全電隔離。 圖 98 共模干擾是指計(jì)算機(jī)控制系統(tǒng)輸入通道中 信號(hào)放大器兩個(gè)輸入端上共有的干擾電壓 ，可以是直流電壓，也可以是交流電壓，其幅值達(dá)幾伏甚至更高，這取決于現(xiàn)場(chǎng)產(chǎn)生干擾的環(huán)境條件和計(jì)算機(jī)等設(shè)備的接地情況。 在硬件抗干擾措施中 ， 除了按照干擾的三種主要作用方式 —— 串模 、 共模及長(zhǎng)線傳輸 干擾來(lái)分別考慮外 ， 還要從 布線 、 電源 、 接地 等方面考慮 。 1．靜電耦合 ? 靜電耦合是電場(chǎng)通過 電容耦合 途徑竄入其它線路的 。 ? 程序運(yùn)行監(jiān)視系統(tǒng)。 圖 8 3 導(dǎo)線之 間的靜電耦合 導(dǎo)線1 導(dǎo)線2C 12C 1gU 1C 2gRU n圖 93 ? 空間的磁場(chǎng)耦合是通過 導(dǎo)體間的互感耦合 進(jìn)來(lái)的 。目前常采用 雙絞線 與 濾波器 兩種措施。因此，共模干擾電壓的抑制就應(yīng)當(dāng)是有效的隔離兩個(gè)地之間的電聯(lián)系，以及采用被測(cè)信號(hào)的雙端差動(dòng)輸入方式。 ? 光耦的這兩種隔離方法各有優(yōu)缺點(diǎn)。 1．波阻抗的測(cè)量 ? 為了進(jìn)行阻抗匹配，必須事先知道信號(hào)傳輸線的波阻抗 RP，波阻抗 RP的測(cè)量 如圖 914所示 。 雙絞線AR PBR圖 8 16 始 端阻抗匹配圖 916 ? 這種匹配方法的優(yōu)點(diǎn)是波形的高電平不變，缺點(diǎn)是波形低電平會(huì)抬高。否則，不僅達(dá)不到抗干擾的效果，反而會(huì)引進(jìn)干擾。 (2)利用干擾抑制器消除尖峰干擾 干擾抑制器使用簡(jiǎn)單，利用干擾抑制器消除尖峰干擾的電路 如圖 919示 。 ? 對(duì)于沒有采用鎳電池進(jìn)行掉電保護(hù)的一些控制系統(tǒng) ， 至少應(yīng)設(shè)置電源監(jiān)控電路即硬件掉電檢測(cè)電路 。 12V， 177。 ? 模擬地 作為傳感器、變送器、放大器、 A/D和 D/A轉(zhuǎn)換器中模擬電路的零電位。采用多層匯流條以減少自感，可減少干擾的竄入途徑。這樣便將寄生電容短路了，從而消除了反饋通路。如果接地不合理，將使整個(gè)網(wǎng)絡(luò)系統(tǒng)無(wú)法正常工作。當(dāng)跑飛的程序落到非程序區(qū) (如 EPROM中未使用的空間、程序中的數(shù)據(jù)表格區(qū) )時(shí)，對(duì)此情況采取的措施就是設(shè)立軟件陷阱。 X5045只有 8根引腳： ? SCK：串行時(shí)鐘。但干擾的形式與危害多種多樣，而系統(tǒng)的結(jié)構(gòu)與功能又是各式各樣。 X5045的引腳 RESET與 CPU的復(fù)位端 RESET相連，利用訪問程序造成 CS引腳上的信號(hào)變化，就算訪問了一次X5045。 ? CPU可設(shè)計(jì)成由程序確定的定時(shí)器 1，看門狗被設(shè)計(jì)成另一個(gè)定時(shí)器 2，它的計(jì)時(shí)啟動(dòng)將因 CPU的定時(shí)訪問脈沖 P1的到來(lái)而重新開始，定時(shí)器 2的定時(shí)到脈沖 P2連到 CPU的復(fù)位端。由于空操作指令為單字節(jié)指令，且對(duì)計(jì)算機(jī)的工作狀態(tài)無(wú)任何影響，這樣就會(huì)使失控的程序在遇到該指令后，能夠調(diào)整其 PC 值至正確的軌道，使后續(xù)的指令得以正確地執(zhí)行。為了避免多點(diǎn)接地，各機(jī)柜用絕緣板墊起來(lái)。 圖 9 26 輸入 系統(tǒng)接地方式信號(hào)源遮蔽層屏蔽層放大器sU(a ) 信號(hào) 源端接地 (b ) 接收端接地A信號(hào)源 遮蔽層屏蔽層放大器sUB圖 9 26 輸入 系統(tǒng)接地方式信號(hào)源遮蔽層屏蔽層放大