【正文】 2K 1K60K Ultralow power design with 南京航空航天大學(xué) 魏小龍 2020年 9月修改 Segment 0 中斷向量 Segment 1 Segment 2 Segment 3 Segment A Segment B FFFFh FE00h FC00h FA00h F800h 1100h 1080h 1000h ?主存儲(chǔ)器按 512 byte 分段 ?信息存儲(chǔ)器按 128 byte 分段 ?各分段可單獨(dú)擦除或同時(shí)擦除 Up to 60Kbyte MSP430的空間： FLASH 型的 FLASH 存儲(chǔ)器 Ultralow power design with 南京航空航天大學(xué) 魏小龍 2020年 9月修改 FLASH 存儲(chǔ)器： 寫入和讀出 ?Flash 存儲(chǔ)器以正常的尋址方式讀出 ?Flash 存儲(chǔ)器可以在程序控制下寫入（ Vcc 需高于 ） ?自舉程序可在寫保護(hù)后對(duì) Flash 存儲(chǔ)器擦除、寫入 （由 用戶定義口令作保護(hù)） FLASH Busy Write flash memory FLASH Busy Set write mode Ultralow power design with 南京航空航天大學(xué) 魏小龍 2020年 9月修改 中斷： 向量表 （ 3x, 11x, 11x1） 中斷源 中斷標(biāo)志 系統(tǒng)中斷 地址 優(yōu)先級(jí)上電外部復(fù)位看門狗WDTIFG 復(fù)位 0FF FEh 15 ，最高NMI振蕩器故障NMIIFGOFIFG非屏蔽可屏蔽0FF FCh 14I/O 專用 P0IFG .0 可屏蔽 0FF FAh 13I/O 專用 可屏蔽 0FF F8h 12可屏蔽 0FF F6h 11看門狗定時(shí)器 WDTIFG 可屏蔽 0FF F4h 10T imer_A CCIFG0 可屏蔽 0FF F2h 9Timer_A TAIFG 可屏蔽 0FF F0h 8USART 接收 URXIFG 可屏蔽 0FFE Eh 7USART 發(fā)送 UTXIFG 可屏蔽 0FFEC h 6ADC ，定時(shí)器 / 端口 ADCIFG 可屏蔽 0FFEA h 5定時(shí)器 / 端口 可屏蔽 0FFE8 h 4P2 7 可屏蔽 0FFE6 h 3P1 7 可屏蔽 0FFE4 h 2Basic Timer BTIFG 可屏蔽 0FFE2 h 1P0 7 可屏蔽 0FFE0 h 0 ，最低Ultralow power design with 南京航空航天大學(xué) 魏小龍 2020年 9月修改 中斷： 向量表 （ 13x,14x） 中斷源 中斷標(biāo)志 系統(tǒng)中斷 地址 優(yōu)先級(jí)上電外部復(fù)位看門狗Flash 存儲(chǔ)器WDTIFG 復(fù)位 0FF FEh 15 ，最高NMI振蕩器故障Flash 存儲(chǔ)器訪問錯(cuò)NMIIFGOFIFGACCVIFG非屏蔽可屏蔽0FF FCh 14Timer_B7 BCCIFG0 可屏蔽 0FF FAh 13T imer_B7 BCCIFG16,T BIFG 可屏蔽 0FF F8h 12C ompare_A CMPAIFG 可屏蔽 0FF F6h 11看門狗定時(shí)器 WDTIFG 可屏蔽 0FF F4h 10USART0 接收 URXIFG0 可屏蔽 0FF F2h 9USART0 發(fā)送 UTXIFG0 可屏蔽 0FF F0h 8ADC ADCIFG 可屏蔽 0FFE Eh 7Timer_A3 CCIFG0 可屏蔽 0FFEC h 6Timer_A3 CCIFG12,TA IFG 可屏蔽 0FFEA h 5P1 可屏蔽 0FFE8 h 4USART1 接收 URXIFG1 可屏蔽 0FFE6 h 3USART1 發(fā)送 UTXIFG1 可屏蔽 0FFE4 h 2P2 P2IFG . 07 可屏蔽 0FFE2 h 10FFE0 h 0 ，最低Ultralow power design with 南京航空航天大學(xué) 魏小龍 2020年 9月修改 尋址方式和指令 程序計(jì)數(shù)器 PC R0堆棧指針 SP R1狀態(tài)寄存器 S R/ 常數(shù)發(fā)生器 CG1 R2常數(shù)發(fā)生器 C G2 R3工作寄存器 R4 R4工作寄存器 R 5 R5： ：： ：工作寄存器 R 13 R13工作寄存器 R 1 4 R14工作寄存器 R 15 R15尋址模式 語(yǔ)法寄存器模式 Rn變址模式 X(Rn)符號(hào)模式 ADDR絕對(duì)模式 amp。: OTP SRAM CPU incl. 16 reg. Bus conv. ADC WDT I/O Port 8b Timer/ B. Timer MAB, 16bit MDB, 16bit MAB,4bit MDB,8bit Oscillator System Clock ACLK MCLK MCB Test JTAG 12+2bit 5 Channels Current S. FLL 15bit Counter 8 I/O39。s) ? 16bit Timer_A with 3 C/C 寄存器 ? 16bit Timer_B with 7 C/C 寄存器 ? 1 2 個(gè) USART接口 ? 硬件乘法器 ? 模擬信號(hào)比較器 ? 基本時(shí)鐘模塊 由 可編程內(nèi)部電阻控制頻率 由 單一外部電阻控制頻率 32 kHz 晶振產(chǎn)生低頻 高頻晶振產(chǎn)生高頻 可選擇外部時(shí)鐘源 MSP430F1xx： FLASH 系列特性 Ultralow power design with 南京航空航天大學(xué) 魏小龍 2020年 9月修改 FLASH 型 超低功耗 Flash 內(nèi)核 100,000 次寫 /擦周期 程序存儲(chǔ)器分段： 512B 信息存儲(chǔ)器分段： 128B 可以分段擦除或整體擦除 編程和擦除電壓由內(nèi)部產(chǎn)生 有代碼讀出保護(hù) MSP430 FLASH 系列 型號(hào) FLASH A/D Timers USART MPY I/O MSP430F1101 1 KB Slope A3 14 MSP430F1121 4 KB Slope A3 14 MSP430F133 8 KB 12bit A3 + B3 1 48 MSF430F135 16 KB 12bit A3 + B3 1 48 MSP430F147 32 KB 12bit A3 + B7 2 v 48 MSP430F148 48 KB 12bit A3 + B7 2 v 48 MSP430F149 60 KB 12bit A3 + B7 2 v 48 Ultralow