【正文】 對(duì)應(yīng)關(guān)系如下表 41所示，高速數(shù)據(jù)采集電路如圖 41 所示。 D/A 電路如 圖 43所示。鍵 盤由 20 個(gè)按鍵組成，對(duì)其掃描由 MM74C923完成。 DSO控制軟件組成 DSO的 PC控制軟件由八個(gè)源程序構(gòu)成 ，下面主要介紹主程序和 圖形用戶界面顯示程序 。 對(duì)硬件 I/O操作需要凡秒鐘的時(shí)間，在這段時(shí)間里，控制軟件將不能處理等待隊(duì)列中的任何消息。因?yàn)閳D形繪制程序是相當(dāng)大的，所以將它們寫到了一個(gè)獨(dú)立的繪圖程序 。若能這樣做， DSO就能以更低一些的頻率進(jìn)行采樣，這對(duì)將其用作一個(gè)數(shù)據(jù)記錄器 (Data Logger)是非 常有用的。 其次還要感謝 電信學(xué)院 各位老師對(duì)我在校期間的 關(guān)心和幫助 ，使我能夠 較 好的掌握專業(yè)知識(shí)，并在畢業(yè)論文中得以體現(xiàn)， 最終 使得我的畢業(yè)論文 能夠 順利完成。這可以通過設(shè)置一些寄存器來屏蔽與這些不確定的位對(duì)應(yīng)的采集數(shù)據(jù)的某些位，以忽略采集信號(hào)這些位的數(shù)值，可實(shí)現(xiàn)由不定序列觸發(fā)的 功能。其中對(duì)話窗口只要包括數(shù)據(jù)采集設(shè)置窗口、顯示設(shè)置窗口、設(shè)置端口地址窗口、直接硬件 I／ 0窗口、視圖模式選擇窗口和設(shè)置顯示區(qū)域范圍窗口等。每一個(gè)窗口或者對(duì)話框有一個(gè)消息處理器，當(dāng)消息循環(huán)鏈發(fā)現(xiàn)等待隊(duì)列中有消息時(shí)，便 會(huì)調(diào)度適當(dāng)?shù)南⑻幚砥鱽硖幚泶讼?。在此過程中，并口 I/O程序 ()和控制 DSO的程序 ()將用戶在對(duì)話窗中選擇和設(shè)置的信息經(jīng)并口傳給 DSO，轉(zhuǎn)化為 DSO的控制信號(hào)，使它能夠按照用戶的要求來工作。但是普通模擬示波器分辨率一般不高，因而就沒有任何意義去要求兩路信號(hào)嚴(yán)格的同時(shí)。 數(shù)據(jù)輸出速率的分析 由于數(shù)據(jù)采集的最高速度為 1MHZ，因此數(shù)據(jù)回放系 統(tǒng)的掃描速率應(yīng)大于1MHZ，才能實(shí)時(shí)的顯示數(shù)據(jù)更新的過程。該種結(jié)構(gòu) 最 大的優(yōu)點(diǎn)是結(jié)構(gòu)靈活，有較強(qiáng)的適用性，適合模塊化設(shè)計(jì)；同時(shí)其開發(fā)周期較短 ， 系統(tǒng)易 于 維護(hù)和擴(kuò)展，適用于實(shí)時(shí)信號(hào)的處理。該寄存器亦可讀，故可作為輸入外部設(shè)備命令信號(hào)的端口。為了要將大部分的精力 都 集中在整個(gè)系統(tǒng)的設(shè)計(jì)上， 本文 選擇了相對(duì)簡(jiǎn)單的并口作為 DSO與 PC機(jī)之間的接口。 AL422B有 3個(gè)寫操作控制 引 腳，分別是 WCLK， /WE和 /WRST。經(jīng)過對(duì)一些存儲(chǔ)器的比較和分析，我們選擇了 AVERLOGIC公司的AL422B作為此 DSO的存儲(chǔ)器模塊。分辨率越高，能表示的電平級(jí)數(shù)就越多，它們之間的關(guān)系可以用式 31表示： 電平級(jí)數(shù) N=2^分辨率 （式 31） 13 轉(zhuǎn)換的方法之一就是逐位逼近。這個(gè)配置的過程，是通過用硬件編程語言 (如 Verilog HDL， NHDL， AHDL等 )的編程設(shè)計(jì)來實(shí)現(xiàn)的。 圖 32 基于 PC 機(jī)的數(shù)字存儲(chǔ)示波器的系統(tǒng)框圖 器件的選擇 本文要設(shè)計(jì)的是一個(gè)低成本的 價(jià)廉物美的數(shù)字示波器，所以我在選擇器件時(shí)首先考慮的是在合理的價(jià)位上盡量選擇性價(jià)比最高的器件。 9 3 數(shù)字示存儲(chǔ)示波器的總體設(shè)計(jì) 本文中 設(shè)計(jì)的數(shù)字存儲(chǔ)示波器 由硬件電路和計(jì)算機(jī)軟件部分組成， 系統(tǒng) 如圖31 所示。 (8)便于程控并具有多種方式的輸出由于數(shù)字存儲(chǔ)示波器的主要部分是數(shù)字系統(tǒng) ， 又由微計(jì)算機(jī)管理 ， 故可通過接口接受程序控制 ， 也可通過接口用于各種方式的輸出。輸入信號(hào)的波形在 CRT上獲得顯示之前先要存貯到存儲(chǔ)器中去，在示波器屏幕上看到的波形總是由所采集到數(shù)據(jù)重建的波形，而不是輸入連接端上所加信號(hào)的立即的、連接的波形顯示。美國(guó)泰克公司的示波器一直處于領(lǐng)先地位，被世界公認(rèn)為示波器的權(quán)威。最終恢復(fù)出被測(cè)波形。 模擬示波器對(duì)于非周期性的單次瞬變信號(hào)的觀測(cè)是非常困難的，有時(shí)甚至是不可能的。布勞恩絕沒有想到他 發(fā)明的 裝置在 100年以后經(jīng)過 不但演化 ， 成為大眾娛樂工具 —— 電視，而且還成為電子工業(yè)和科研實(shí)驗(yàn)室中的一種必備儀器。 （請(qǐng)?jiān)谝陨舷鄳?yīng)方框內(nèi)打“√”） 學(xué)位論文作者簽名： 日期： 年 月 日 導(dǎo)師簽名： 日期： 年 月 日 摘要： 示波器是電子測(cè)量中一種最常用的儀器，被廣泛應(yīng)用于各個(gè)領(lǐng)域。隨著微電子技術(shù)和計(jì)算機(jī)技術(shù)的飛速發(fā)展，示波器也從模擬示波器向數(shù)字示波器發(fā)展。示波器發(fā)展歷史的下一個(gè)里程碑是 Nicolet公司在 1972年首創(chuàng)了數(shù)字示波器 (DSO)，而惠普公司在 1984年真正實(shí)現(xiàn)了數(shù)字示波器的商業(yè)化和技術(shù)改進(jìn) [1]。為了將各種信號(hào)無失真地顯示并存 儲(chǔ)，就必須采用數(shù)字技術(shù)。信號(hào)與采樣周期時(shí)鐘之間是非同步的，使得每個(gè)采樣周期的觸發(fā)點(diǎn)與下一個(gè)采樣點(diǎn)之間的時(shí)間間隔是隨機(jī)的。泰克公司推出的示波器具有獨(dú)特的保證高信號(hào)保真度的獲取結(jié)構(gòu)，能夠利用先進(jìn)的觸發(fā)系統(tǒng)，提供快速瞬態(tài)信號(hào)的多通道獲取，顯示和所有測(cè)量的有效修正，先進(jìn)的波長(zhǎng)處理等能力。 本文中的 數(shù)字 存儲(chǔ) 示波器 由四個(gè)模塊組成， 如圖 21所示， 分別是：信號(hào)前向調(diào)整模塊，數(shù)據(jù)采集模塊，數(shù)據(jù)輸出模塊和控制模塊。 7 數(shù)字存儲(chǔ)示波器的 主要參數(shù) 帶寬 帶寬作為示波器的三大基本指標(biāo)之一，決定了示波器對(duì)信號(hào)的基本測(cè)量能力。 被測(cè)信號(hào) 硬件電路 計(jì)算機(jī)軟件 圖 31 系統(tǒng)示意圖 圖 32是基于 PC機(jī)的 數(shù)字存儲(chǔ)示波器的系統(tǒng)框圖 。還有是考慮到目前電路設(shè)計(jì)的主流為 ，為了使 DSO系統(tǒng)具有更好的兼容性，在器件選擇AT89C52 信號(hào)調(diào)整電路 信號(hào)選擇 雙口ＲＡＭ Ｄ／Ａ輸出電路 高速Ａ／Ｄ電路 普通示波器 EPM240 EPM240 鋸齒波 Ｄ／Ａ 觸發(fā)電路 鍵盤 顯示器 Ａ／Ｄ 程控放大電路 ８２５５ X Y Z 信號(hào)一 信號(hào)二 11 上，盡量選用 。編程設(shè)計(jì)的軟件平臺(tái)有很多，比如ALTERA公司的 Quartus II軟件， XILINX公司的 ISE Foundation等。逐位逼近的數(shù)字化過程是用一系列的基準(zhǔn)電壓與被轉(zhuǎn)換電壓 iu 相比較，由高位至低位逐位確定各位數(shù)碼是 1還是 0。因?yàn)樵诂F(xiàn)有的 FIFO存儲(chǔ)器中，它具有很高的存儲(chǔ)位 /價(jià)格之比。寫使能 (/WE)為低時(shí)，在寫時(shí)鐘 (WCLK)的上升沿，數(shù)據(jù)被送入存儲(chǔ)器。 計(jì)算機(jī)的并口針腳 (母頭 )有 25針，其引腳定義如表 31所示： 表 31 25針并行口插口的針腳功能 針腳 功能 針腳 功能 15 1 選通 10 確認(rèn)（ ACKNLG低平） 2 數(shù)據(jù)位 0 11 忙（ Busy） 3 數(shù)據(jù)位 1 12 缺紙（ PE） 4 數(shù)據(jù)位 2 13 選擇（ SLCT） 5 數(shù)據(jù)位 3 14 自動(dòng)換行 6 數(shù)據(jù)位 4 15 錯(cuò)誤 7 數(shù)據(jù)位 5 16 初始化 8 數(shù)據(jù)位 6 17 選擇輸入 9 數(shù)據(jù)位 7 1825 地線路 (GND) 計(jì)算機(jī)并口寄存器 并行接口中有 3個(gè)可訪問的寄存器：數(shù)據(jù)端口、狀態(tài)端口和控制端口。并行接口的系統(tǒng)復(fù)位輸入信號(hào)清除該寄存。本章主要討論了其硬件電路的設(shè)計(jì)。根據(jù)實(shí)驗(yàn)比較，我們選定輸出頻率為2MHZ。因此我們采用一路采集電路對(duì)兩路輸入信號(hào)交替采樣，將采集數(shù)據(jù)分別存儲(chǔ)于原存儲(chǔ)器的奇偶地址內(nèi)，再分別示波，同樣可以以較高的精度作到雙蹤示波，并且使系統(tǒng)的性價(jià)比提高。文件的控制程序 ()則會(huì)對(duì)數(shù)據(jù)文件的讀取、保存和輸出進(jìn)行管理。 因?yàn)閹缀趺恳粋€(gè)事件都會(huì)產(chǎn)生一個(gè)消息，處理這些消息的方法就決定了用戶界面行為。因?yàn)?Windows程序以窗口的形式存在，在不同窗口之間傳遞信息是 Windows和應(yīng)用 程序進(jìn)行交流的主要形式。 (2)采樣速率 由于 DSO中使用的存儲(chǔ)器芯片 AIA22B是基于 DRAM技術(shù)的，為了正確刷新 DRAM，它的讀時(shí)鐘 (RCLK)或者寫時(shí)鐘 (WCLK)必須大于 1MHz。 最后感謝我的家人，在我求學(xué)期間給予大力的支持和關(guān)懷，感謝所有關(guān)心和幫助過我的老師、同學(xué)、親人和朋友，他們的支持和鼓勵(lì) 是我人生以后不斷進(jìn)步的強(qiáng)大動(dòng)力。如果在采樣過程中， RCLK能直接由 CPLD來控制的話，就可以降低 WCLK的頻率。窗口函數(shù)是一種callback回調(diào)函數(shù)， callback表示這些函數(shù)是被 windows調(diào)用的，在程序中不能自己直接調(diào)用。除了對(duì)用戶產(chǎn)生事件響應(yīng)外，當(dāng)顯示區(qū)域無效時(shí)，消息系統(tǒng)被用來觸發(fā)一個(gè)應(yīng)用窗口的重新繪制，例如重新調(diào)整窗口大小時(shí)。 程序中包含了一個(gè)全局的數(shù)據(jù)結(jié)構(gòu) scope_data_struct，它含有以下信息： pre trigger： 預(yù)觸發(fā)值 trig_value：觸發(fā)電平值 trig_sel：觸發(fā)源選擇，其值分別表示 0：外觸發(fā) 1：通道 A， 通道 A＆通道 B，通道 A or 通道 B 2：通道 B 3：無 trig_falling：觸發(fā)值比較 O：信號(hào)值大 于設(shè)定的觸發(fā)值 l：信號(hào)值小于設(shè)定的觸發(fā)值 clock_div： DSO的時(shí)鐘信號(hào)頻率選擇 scope_mode： DSO通道模式，其值分別表示 0：雙模擬通道模式 l：?jiǎn)文M通道模式 2： 16位邏輯分析儀模式 3：混合模式 (通道 A為邏輯通道，通道 B為模擬通道 ) data(聯(lián)合 )：數(shù)據(jù) dual channel struct(結(jié)構(gòu) )：雙通道模式的數(shù)據(jù) 26 a[FIFO SIZE]：通道 A的數(shù)據(jù) b[FIFO SIZE]：通道 B的數(shù)據(jù) logic[FIFO_SIZE]： 16位邏輯分析儀模式時(shí)的數(shù)據(jù) single_channel[FIFO_SIZE*2]：?jiǎn)瓮ǖ滥Ｊ降臄?shù)據(jù) 因?yàn)?DSO采集到的有關(guān)的信號(hào)信息以及用戶設(shè)置的數(shù)據(jù)信息都存放在這個(gè)全局結(jié)構(gòu)中，所以對(duì)這個(gè)結(jié)構(gòu)進(jìn)行操作，便能實(shí)現(xiàn)相關(guān)信息的處理。 23 圖 47 開關(guān)切換電路 的設(shè)計(jì) 本系統(tǒng)以 AT89C52 為核心。我們選用的 DA 是 DAC0800，它的輸出電流建立時(shí)間為 100ns,即 10MHZ，滿足數(shù)據(jù)輸出的速度要求。 MAX817 的單位增益 3DB 截止頻率為50MHZ，可保證對(duì)頻率小于 50KHZ 的信號(hào)進(jìn)行 100倍放大。 位 1寫入的邏輯值經(jīng)取反后輸出到 AUTOFD信號(hào)線上，向該位寫 1，使 AUTOFD信號(hào)線維持低電平，使打印機(jī)每打印一行自動(dòng)走紙一行；向該位寫 0， 取消自動(dòng)走紙。 數(shù)據(jù)端口寄存器 CPU通過這個(gè)寄存器與外部設(shè)各傳送并行數(shù)據(jù)。若寫重置 (/WRST)被拉低， 在寫時(shí)鐘脈沖到來時(shí)，寫指針被清零。另外，這樣的幀緩沖器通常集成了基本的存儲(chǔ)器控制邏輯，可以方便和簡(jiǎn)化整個(gè)電路設(shè) 計(jì)。 本文中 DSO系統(tǒng)采用 8位的二進(jìn)制數(shù)據(jù)進(jìn)行存儲(chǔ)轉(zhuǎn)換，那么選擇 DSO的條件之一是：分辨率為 8位 ， 最高采樣率約為40MHz。 它是 ALTERA推出的 MAX II器件系列，是迄今成本最低的 CPLD。 AT89C52 是一個(gè)低電壓，高性能 CMOS 8 位 單片機(jī) ，片內(nèi)含 8k bytes 的可反復(fù)擦寫的 FLASH 只讀程序存儲(chǔ)器和 256 bytes 的隨機(jī)存取數(shù)據(jù)存儲(chǔ)器（ RAM），器件采用 ATMEL 公司 的高密度、非易失性存儲(chǔ)技術(shù)生產(chǎn)，兼容標(biāo)準(zhǔn) MCS51 指令系統(tǒng)，片內(nèi)置通用 8 位中央處理器和 Flash 存儲(chǔ)單元， AT89C52 單片機(jī)在電子行業(yè)中有著廣泛的應(yīng)用。由于可編程器件的工作頻率很高，所以用它控制高速 A/D 工作是合適的，同時(shí)又有著 MAXPLUSII 這樣強(qiáng)大的軟件予以支持，所以設(shè)計(jì)調(diào)試都會(huì)變得十分方便。通常定義示波器靈敏度下降 3dB時(shí)的頻率為示波器的帶寬，也就是說示波器的帶寬是以正弦波幅度衰減 3dB 點(diǎn)為定義的。數(shù)據(jù)采集模塊采用可編程器件 (EPM7128SLC8415)控制高速 A/D(TLC5510)對(duì)不同頻率的輸入信號(hào)分別以相應(yīng)的采樣速度予以采樣，并將采樣數(shù)據(jù)存在雙口RAM(IDT7132)中。其示波器的另 一個(gè)特點(diǎn)是存儲(chǔ)長(zhǎng)度長(zhǎng)，長(zhǎng)存儲(chǔ)提供高的分辨率， LeCory獨(dú)有的存儲(chǔ)管理系統(tǒng) ，配合其先進(jìn)的峰值檢測(cè)電路，使得整個(gè)波形在單一屏幕顯示，即可即時(shí)找山毛刺及干擾的所在，確保任何掃描速度動(dòng)作 ， 都能夠保持較高的采樣速率。每個(gè)采樣周期觸發(fā)點(diǎn)與下一個(gè)采樣點(diǎn)之間的時(shí)間由觸發(fā)精密內(nèi)插器測(cè)量。 ADC把輸入示波器的瞬時(shí)值轉(zhuǎn)化為對(duì)應(yīng)數(shù)字值，并保存在數(shù)字示波器中。使用示波器不僅可以直觀而形象地觀察被測(cè)物理量的變化全貌，而且可以通過它顯示的波形，測(cè)量電壓和電流，進(jìn)行頻率和相位的比較，以 及描繪特