【正文】 對應關系如下表 41所示，高速數(shù)據(jù)采集電路如圖 41 所示。 D/A 電路如 圖 43所示。鍵 盤由 20 個按鍵組成，對其掃描由 MM74C923完成。 DSO控制軟件組成 DSO的 PC控制軟件由八個源程序構成 ，下面主要介紹主程序和 圖形用戶界面顯示程序 。 對硬件 I/O操作需要凡秒鐘的時間，在這段時間里，控制軟件將不能處理等待隊列中的任何消息。因為圖形繪制程序是相當大的，所以將它們寫到了一個獨立的繪圖程序 。若能這樣做， DSO就能以更低一些的頻率進行采樣，這對將其用作一個數(shù)據(jù)記錄器 (Data Logger)是非 常有用的。 其次還要感謝 電信學院 各位老師對我在校期間的 關心和幫助 ，使我能夠 較 好的掌握專業(yè)知識，并在畢業(yè)論文中得以體現(xiàn)， 最終 使得我的畢業(yè)論文 能夠 順利完成。這可以通過設置一些寄存器來屏蔽與這些不確定的位對應的采集數(shù)據(jù)的某些位，以忽略采集信號這些位的數(shù)值，可實現(xiàn)由不定序列觸發(fā)的 功能。其中對話窗口只要包括數(shù)據(jù)采集設置窗口、顯示設置窗口、設置端口地址窗口、直接硬件 I／ 0窗口、視圖模式選擇窗口和設置顯示區(qū)域范圍窗口等。每一個窗口或者對話框有一個消息處理器，當消息循環(huán)鏈發(fā)現(xiàn)等待隊列中有消息時，便 會調(diào)度適當?shù)南⑻幚砥鱽硖幚泶讼?。在此過程中，并口 I/O程序 ()和控制 DSO的程序 ()將用戶在對話窗中選擇和設置的信息經(jīng)并口傳給 DSO，轉(zhuǎn)化為 DSO的控制信號，使它能夠按照用戶的要求來工作。但是普通模擬示波器分辨率一般不高，因而就沒有任何意義去要求兩路信號嚴格的同時。 數(shù)據(jù)輸出速率的分析 由于數(shù)據(jù)采集的最高速度為 1MHZ，因此數(shù)據(jù)回放系 統(tǒng)的掃描速率應大于1MHZ，才能實時的顯示數(shù)據(jù)更新的過程。該種結(jié)構 最 大的優(yōu)點是結(jié)構靈活，有較強的適用性，適合模塊化設計；同時其開發(fā)周期較短 ， 系統(tǒng)易 于 維護和擴展，適用于實時信號的處理。該寄存器亦可讀，故可作為輸入外部設備命令信號的端口。為了要將大部分的精力 都 集中在整個系統(tǒng)的設計上， 本文 選擇了相對簡單的并口作為 DSO與 PC機之間的接口。 AL422B有 3個寫操作控制 引 腳，分別是 WCLK， /WE和 /WRST。經(jīng)過對一些存儲器的比較和分析，我們選擇了 AVERLOGIC公司的AL422B作為此 DSO的存儲器模塊。分辨率越高，能表示的電平級數(shù)就越多，它們之間的關系可以用式 31表示： 電平級數(shù) N=2^分辨率 （式 31） 13 轉(zhuǎn)換的方法之一就是逐位逼近。這個配置的過程，是通過用硬件編程語言 (如 Verilog HDL， NHDL， AHDL等 )的編程設計來實現(xiàn)的。 圖 32 基于 PC 機的數(shù)字存儲示波器的系統(tǒng)框圖 器件的選擇 本文要設計的是一個低成本的 價廉物美的數(shù)字示波器，所以我在選擇器件時首先考慮的是在合理的價位上盡量選擇性價比最高的器件。 9 3 數(shù)字示存儲示波器的總體設計 本文中 設計的數(shù)字存儲示波器 由硬件電路和計算機軟件部分組成， 系統(tǒng) 如圖31 所示。 (8)便于程控并具有多種方式的輸出由于數(shù)字存儲示波器的主要部分是數(shù)字系統(tǒng) ， 又由微計算機管理 ， 故可通過接口接受程序控制 ， 也可通過接口用于各種方式的輸出。輸入信號的波形在 CRT上獲得顯示之前先要存貯到存儲器中去，在示波器屏幕上看到的波形總是由所采集到數(shù)據(jù)重建的波形，而不是輸入連接端上所加信號的立即的、連接的波形顯示。美國泰克公司的示波器一直處于領先地位，被世界公認為示波器的權威。最終恢復出被測波形。 模擬示波器對于非周期性的單次瞬變信號的觀測是非常困難的，有時甚至是不可能的。布勞恩絕沒有想到他 發(fā)明的 裝置在 100年以后經(jīng)過 不但演化 ， 成為大眾娛樂工具 —— 電視，而且還成為電子工業(yè)和科研實驗室中的一種必備儀器。 （請在以上相應方框內(nèi)打“√”） 學位論文作者簽名： 日期： 年 月 日 導師簽名： 日期： 年 月 日 摘要： 示波器是電子測量中一種最常用的儀器，被廣泛應用于各個領域。隨著微電子技術和計算機技術的飛速發(fā)展，示波器也從模擬示波器向數(shù)字示波器發(fā)展。示波器發(fā)展歷史的下一個里程碑是 Nicolet公司在 1972年首創(chuàng)了數(shù)字示波器 (DSO)，而惠普公司在 1984年真正實現(xiàn)了數(shù)字示波器的商業(yè)化和技術改進 [1]。為了將各種信號無失真地顯示并存 儲，就必須采用數(shù)字技術。信號與采樣周期時鐘之間是非同步的，使得每個采樣周期的觸發(fā)點與下一個采樣點之間的時間間隔是隨機的。泰克公司推出的示波器具有獨特的保證高信號保真度的獲取結(jié)構，能夠利用先進的觸發(fā)系統(tǒng)，提供快速瞬態(tài)信號的多通道獲取，顯示和所有測量的有效修正，先進的波長處理等能力。 本文中的 數(shù)字 存儲 示波器 由四個模塊組成， 如圖 21所示， 分別是：信號前向調(diào)整模塊，數(shù)據(jù)采集模塊，數(shù)據(jù)輸出模塊和控制模塊。 7 數(shù)字存儲示波器的 主要參數(shù) 帶寬 帶寬作為示波器的三大基本指標之一，決定了示波器對信號的基本測量能力。 被測信號 硬件電路 計算機軟件 圖 31 系統(tǒng)示意圖 圖 32是基于 PC機的 數(shù)字存儲示波器的系統(tǒng)框圖 。還有是考慮到目前電路設計的主流為 ，為了使 DSO系統(tǒng)具有更好的兼容性，在器件選擇AT89C52 信號調(diào)整電路 信號選擇 雙口ＲＡＭ Ｄ／Ａ輸出電路 高速Ａ／Ｄ電路 普通示波器 EPM240 EPM240 鋸齒波 Ｄ／Ａ 觸發(fā)電路 鍵盤 顯示器 Ａ／Ｄ 程控放大電路 ８２５５ X Y Z 信號一 信號二 11 上，盡量選用 。編程設計的軟件平臺有很多，比如ALTERA公司的 Quartus II軟件， XILINX公司的 ISE Foundation等。逐位逼近的數(shù)字化過程是用一系列的基準電壓與被轉(zhuǎn)換電壓 iu 相比較，由高位至低位逐位確定各位數(shù)碼是 1還是 0。因為在現(xiàn)有的 FIFO存儲器中，它具有很高的存儲位 /價格之比。寫使能 (/WE)為低時，在寫時鐘 (WCLK)的上升沿，數(shù)據(jù)被送入存儲器。 計算機的并口針腳 (母頭 )有 25針，其引腳定義如表 31所示： 表 31 25針并行口插口的針腳功能 針腳 功能 針腳 功能 15 1 選通 10 確認（ ACKNLG低平） 2 數(shù)據(jù)位 0 11 忙（ Busy） 3 數(shù)據(jù)位 1 12 缺紙（ PE） 4 數(shù)據(jù)位 2 13 選擇（ SLCT） 5 數(shù)據(jù)位 3 14 自動換行 6 數(shù)據(jù)位 4 15 錯誤 7 數(shù)據(jù)位 5 16 初始化 8 數(shù)據(jù)位 6 17 選擇輸入 9 數(shù)據(jù)位 7 1825 地線路 (GND) 計算機并口寄存器 并行接口中有 3個可訪問的寄存器：數(shù)據(jù)端口、狀態(tài)端口和控制端口。并行接口的系統(tǒng)復位輸入信號清除該寄存。本章主要討論了其硬件電路的設計。根據(jù)實驗比較，我們選定輸出頻率為2MHZ。因此我們采用一路采集電路對兩路輸入信號交替采樣，將采集數(shù)據(jù)分別存儲于原存儲器的奇偶地址內(nèi)，再分別示波，同樣可以以較高的精度作到雙蹤示波，并且使系統(tǒng)的性價比提高。文件的控制程序 ()則會對數(shù)據(jù)文件的讀取、保存和輸出進行管理。 因為幾乎每一個事件都會產(chǎn)生一個消息，處理這些消息的方法就決定了用戶界面行為。因為 Windows程序以窗口的形式存在，在不同窗口之間傳遞信息是 Windows和應用 程序進行交流的主要形式。 (2)采樣速率 由于 DSO中使用的存儲器芯片 AIA22B是基于 DRAM技術的，為了正確刷新 DRAM，它的讀時鐘 (RCLK)或者寫時鐘 (WCLK)必須大于 1MHz。 最后感謝我的家人，在我求學期間給予大力的支持和關懷，感謝所有關心和幫助過我的老師、同學、親人和朋友，他們的支持和鼓勵 是我人生以后不斷進步的強大動力。如果在采樣過程中， RCLK能直接由 CPLD來控制的話，就可以降低 WCLK的頻率。窗口函數(shù)是一種callback回調(diào)函數(shù)， callback表示這些函數(shù)是被 windows調(diào)用的，在程序中不能自己直接調(diào)用。除了對用戶產(chǎn)生事件響應外，當顯示區(qū)域無效時，消息系統(tǒng)被用來觸發(fā)一個應用窗口的重新繪制，例如重新調(diào)整窗口大小時。 程序中包含了一個全局的數(shù)據(jù)結(jié)構 scope_data_struct，它含有以下信息： pre trigger： 預觸發(fā)值 trig_value：觸發(fā)電平值 trig_sel：觸發(fā)源選擇，其值分別表示 0：外觸發(fā) 1：通道 A， 通道 A＆通道 B，通道 A or 通道 B 2：通道 B 3：無 trig_falling：觸發(fā)值比較 O：信號值大 于設定的觸發(fā)值 l：信號值小于設定的觸發(fā)值 clock_div： DSO的時鐘信號頻率選擇 scope_mode： DSO通道模式，其值分別表示 0：雙模擬通道模式 l：單模擬通道模式 2： 16位邏輯分析儀模式 3：混合模式 (通道 A為邏輯通道，通道 B為模擬通道 ) data(聯(lián)合 )：數(shù)據(jù) dual channel struct(結(jié)構 )：雙通道模式的數(shù)據(jù) 26 a[FIFO SIZE]：通道 A的數(shù)據(jù) b[FIFO SIZE]：通道 B的數(shù)據(jù) logic[FIFO_SIZE]： 16位邏輯分析儀模式時的數(shù)據(jù) single_channel[FIFO_SIZE*2]：單通道模式的數(shù)據(jù) 因為 DSO采集到的有關的信號信息以及用戶設置的數(shù)據(jù)信息都存放在這個全局結(jié)構中，所以對這個結(jié)構進行操作，便能實現(xiàn)相關信息的處理。 23 圖 47 開關切換電路 的設計 本系統(tǒng)以 AT89C52 為核心。我們選用的 DA 是 DAC0800，它的輸出電流建立時間為 100ns,即 10MHZ，滿足數(shù)據(jù)輸出的速度要求。 MAX817 的單位增益 3DB 截止頻率為50MHZ，可保證對頻率小于 50KHZ 的信號進行 100倍放大。 位 1寫入的邏輯值經(jīng)取反后輸出到 AUTOFD信號線上，向該位寫 1，使 AUTOFD信號線維持低電平，使打印機每打印一行自動走紙一行；向該位寫 0， 取消自動走紙。 數(shù)據(jù)端口寄存器 CPU通過這個寄存器與外部設各傳送并行數(shù)據(jù)。若寫重置 (/WRST)被拉低， 在寫時鐘脈沖到來時，寫指針被清零。另外，這樣的幀緩沖器通常集成了基本的存儲器控制邏輯，可以方便和簡化整個電路設 計。 本文中 DSO系統(tǒng)采用 8位的二進制數(shù)據(jù)進行存儲轉(zhuǎn)換，那么選擇 DSO的條件之一是：分辨率為 8位 ， 最高采樣率約為40MHz。 它是 ALTERA推出的 MAX II器件系列，是迄今成本最低的 CPLD。 AT89C52 是一個低電壓，高性能 CMOS 8 位 單片機 ，片內(nèi)含 8k bytes 的可反復擦寫的 FLASH 只讀程序存儲器和 256 bytes 的隨機存取數(shù)據(jù)存儲器（ RAM），器件采用 ATMEL 公司 的高密度、非易失性存儲技術生產(chǎn)，兼容標準 MCS51 指令系統(tǒng)，片內(nèi)置通用 8 位中央處理器和 Flash 存儲單元， AT89C52 單片機在電子行業(yè)中有著廣泛的應用。由于可編程器件的工作頻率很高，所以用它控制高速 A/D 工作是合適的，同時又有著 MAXPLUSII 這樣強大的軟件予以支持，所以設計調(diào)試都會變得十分方便。通常定義示波器靈敏度下降 3dB時的頻率為示波器的帶寬，也就是說示波器的帶寬是以正弦波幅度衰減 3dB 點為定義的。數(shù)據(jù)采集模塊采用可編程器件 (EPM7128SLC8415)控制高速 A/D(TLC5510)對不同頻率的輸入信號分別以相應的采樣速度予以采樣，并將采樣數(shù)據(jù)存在雙口RAM(IDT7132)中。其示波器的另 一個特點是存儲長度長，長存儲提供高的分辨率， LeCory獨有的存儲管理系統(tǒng) ，配合其先進的峰值檢測電路，使得整個波形在單一屏幕顯示，即可即時找山毛刺及干擾的所在，確保任何掃描速度動作 ， 都能夠保持較高的采樣速率。每個采樣周期觸發(fā)點與下一個采樣點之間的時間由觸發(fā)精密內(nèi)插器測量。 ADC把輸入示波器的瞬時值轉(zhuǎn)化為對應數(shù)字值，并保存在數(shù)字示波器中。使用示波器不僅可以直觀而形象地觀察被測物理量的變化全貌，而且可以通過它顯示的波形，測量電壓和電流，進行頻率和相位的比較，以 及描繪特