【正文】 rs of life trajectory deeply shallow, suddenly feel something, do it. 一字開(kāi)頭的年齡已經(jīng)到了尾聲。 U4:SCAN_LED PORT MAP(CLK2=T_CLK2,DI3=L_C3,DI2=L_C2,DI1=L_C1,BT=T_BT,SG=T_SG)。 DI2:IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 ENABLE:IN STD_LOGIC。 ENTITY TAXI IS PORT(T_CLK0:IN STD_LOGIC。 //數(shù)碼管顯示數(shù)字 1 WHEN 0010=SG=1011011。 END IF。 ENTITY SCAN_LED IS PORT(DI1:IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 END IF。 ELSE Q2:=0000。 VARIABLE Q3: STD_LOGIC_VECTOR(3 DOWNTO 0)。 //FULL 為 CLK 的五分頻信號(hào)，賦值給 FOUT 做輸出信號(hào) END PROCESS。 FOUT:OUT STD_LOGIC)。139。 END SOUT。 ARCHITECTURE ONE OF MS IS BEGIN PROCESS(JS, CK0,CK1) BEGIN IF JS=39。 通過(guò)這次實(shí)驗(yàn)使我收獲很多，對(duì)書(shū)本理論知識(shí)有了進(jìn)一步加深，初步掌握了MAXPLUSII 軟件的一些設(shè)計(jì)使用方法。 （ 4）模塊 COUNTER 的結(jié)果驗(yàn)證 （如圖 所示） 圖 模塊 COUNTER 圖 實(shí)現(xiàn)汽車(chē)模擬計(jì)費(fèi)功能。 VHDL 語(yǔ)言的編譯環(huán)境有不同的版本，我們應(yīng)用的是 Altera 公司的 Maxplus 軟件 ，它的操作順序如下：使用 TEXTEDITOR 編寫(xiě) VHDL 程序使用 COMPILER 編譯 VHDL 程序 ； 使用 WAVE2FORMEDITOR， SIMULAROT 仿真實(shí)驗(yàn) ； 使用 TIMINGANALTZER 進(jìn) 行 芯 片 的 時(shí)序 分析 ； 用 FLOORPLANEDITOR 鎖定芯片管腳位置 ； 使用PROGRAMMER 將編譯好的 VHDL 程序下載到芯片中。 在今天 ， EDA 技術(shù)已經(jīng)成為電子設(shè)計(jì)的普遍工具，無(wú)論設(shè)計(jì)芯片還是設(shè)計(jì)系統(tǒng)，沒(méi)有 EDA 工具的支持，都是難以完成的。 3. 實(shí)現(xiàn)模擬功能：能模擬汽車(chē)啟動(dòng)、停止、暫停、車(chē)速等狀態(tài)。隨著 EDA 技術(shù)的大力發(fā)展， FPGA 等數(shù)字可編程器件的出現(xiàn)，數(shù)字出租車(chē)計(jì)費(fèi)器的設(shè)計(jì)也就變得更加簡(jiǎn)單，而且性能更穩(wěn)定、能實(shí)現(xiàn)較復(fù)雜的功能，且運(yùn)用 EDA 軟件可方便的在計(jì)算機(jī)上實(shí)現(xiàn)設(shè)計(jì)與仿真。 設(shè)計(jì)平臺(tái) MAX + plusⅡ 是美國(guó) Altera 公司的一種 EDA 軟件 ,用于開(kāi)發(fā) CPLD 和 FPGA 進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)。 EDA 水平不斷提高，設(shè)計(jì)工具趨于完美的地步。符合市場(chǎng)需 求的大規(guī)模系統(tǒng)高效、高速地完成必須有多人甚至多個(gè)代發(fā)組共同并行工作才能實(shí)現(xiàn)。 程序輸入完成后進(jìn)行編譯， 編譯完成后，可以對(duì)所進(jìn)行的設(shè)計(jì)進(jìn)行仿真，本課程設(shè)計(jì)的 9 仿真平臺(tái)是 MAX+plusⅡ ,通過(guò)對(duì) VHDL 源程序進(jìn)行編譯檢錯(cuò)，然后創(chuàng)建波形文件（后綴名為 .scf），加入輸入輸出變量，選擇適用的芯片以及設(shè)定仿真結(jié)束時(shí)間，設(shè)置好輸入初值進(jìn)行仿真，得到仿真波形圖： MS 的結(jié)果驗(yàn)證 (如圖 ) 圖 當(dāng) JS 為高電平， CLK_OUT 按照 CLK1 輸出；低電平時(shí)，按照 CLK0 輸出 2 模塊 SOUT 的結(jié)果驗(yàn)證 (如圖 ) enable 高電平時(shí)，每一個(gè)時(shí)鐘上升沿時(shí)， CQI 計(jì)數(shù)加 1，若 CQI=30 時(shí)， state 賦 01，30CQI=80 時(shí)， state 賦 10態(tài)， ? ..； enable 低電平時(shí)， CQI 計(jì)數(shù)暫停，保持不變 圖 3 模塊 PULSE 的結(jié)果驗(yàn)證 (如圖 ) 10 每個(gè) CLK0 上升沿時(shí)， CNT 計(jì)數(shù)加 1，加到 4 時(shí)在下一個(gè)時(shí)鐘上升沿賦值 0； t 不為 0時(shí) fout 賦值高電平，否則低電平 圖 4 模塊 COUNTER 的結(jié)果驗(yàn)證 (如圖 ) SI 為出租車(chē)狀態(tài)信號(hào)：“ 00”表示計(jì)費(fèi)值停止， Q1~Q3 不變 。在這次課程設(shè)計(jì)中也使我們的同學(xué)關(guān)系更進(jìn)一步了，同學(xué)之間互相幫助，有什么不懂的大家在一起商量，聽(tīng)聽(tīng)不同的看法對(duì)我們更好的理解知識(shí)，所以在這里非常感謝幫助我的同學(xué)。 END PROCESS。 THEN CQI:=(OTHERS=39。 //CQI80 時(shí)， state 賦 11 態(tài) END IF。EVENT AND CLK0=39。 USE 。Q3:=0000。 WHEN 11= IF Q10101 THEN Q1:=Q1+5。 END IF。 BT:OUT STD_LOGIC_VECTOR(2 DOWNTO 0))。 WHEN 01=BT=010。 //顯示數(shù)字 6 WHEN 0111=SG=0000111。 T_CLR:IN STD_LOGIC。 COMPONENT PULSE PORT(CLK0:IN STD_LOGIC。 END COMPONENT。t appealed against the disciplinary action your employer has taken against you. However, if you win your case, the tribunal may reduce any pensation awarded to you as a result of your failure to appeal. Remember that in most cases you must make an application to an employment tribunal within three months of the date when the event you are plaining about happened. If your application is received after this time limit, the tribunal will not usually accept it. If you are worried about how the time limits apply to you, take advice from one of the anisations listed under Further help. Employment tribunals are less formal than some other courts, but it is still a legal process and you will need to give evidence under an oath or affirmation. Most people find making a claim to an employment tribunal challenging. If you are thinking about making a claim to an employment tribunal, you should get help straight away from one of the anisations listed under Further help. If you are being represented by a solicitor at the tribunal, they may ask you to sign an agreement where you pay their fee out of your pensation if you win the case. This is known as a damagesbased agreement. In England and Wales, your solicitor can39。 Junior high school, thought to have a crush on just means that the real growth, but over the past three years later, his writing of alumni in peace, suddenly found that isn39。t start planning... Those years, those days of do, finally, like youth, will end in our life. 此刻，天空是陰暗的，空氣里有著剛下過(guò)雨之后的清新因子。嫌惡過(guò)自己的怯懦，最終卻發(fā)現(xiàn)有很多 緣分 ，有很多錯(cuò)過(guò)，好像冥冥之中真的已經(jīng)注定。s plaint. In a statement the Russian side added: We found no racist insults from fans of CSKA. Age has reached the end of the beginning of a word. May be guilty in his seems to passing a lot of different life became the appearance of the same day。 U3:COUNTER PORT MAP(CLR1=T_CLR,SI=L_ST,CLK_DIV=L_FOUT,C3=L_C3,C2=L_C2,C1=L_C1)。 25 COMPONENT SCAN_LED PORT(DI1:IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 COMPONENT SOUT PORT(CLK:IN STD_LOGIC。 USE 。 //數(shù)碼管顯示數(shù)字 0 WHEN 0001=SG=0000110。 END IF。 USE 。 IF Q31001 THEN Q3:=Q3+1。 //起步價(jià) 10元 WHEN 10= IF Q21001 THEN Q2:=Q2+1。 VARIABLE Q2: STD_LOGIC_VECTOR(3 DOWNTO 0)。 FOUT=FULL。 ENTITY PULSE IS PORT(CLK0:IN STD_LOGIC。 //STO 高電平時(shí)， state 賦 00態(tài)