【正文】 過程 (轉 ：圖，動畫 ) 一條指令由兩部分組成： 操作碼：告訴 CPU“干什么”？ 操作數(shù)：向 CPU提供與“干什么”有關的地址信息 第 16頁 電氣工程學院 一 、 8086／ 8088 微處理器 8086 是標準 16位微處理器 ， 內外數(shù)據(jù)總線都為 16位； 8088 是準 16位微處理器 ， 內數(shù)據(jù)總線為 16位 ， 外數(shù)據(jù)總線為 8位 。 如果把 1M存儲器劃分為若干段 (邏輯段 )， 每段的大小 規(guī)定為 1~ 64K。 ** 4個 16位通用寄存器： AX， BX， CX， DX 共性： 在進行一般的算術邏輯運算時，這四個寄存器相當于 假想機中的累加器，既可以 存放操作數(shù) ，也可 存放結果 ； 個性： 在 特定的指令中 只能用 特定的寄存器 ： AX（ Accumulator）常規(guī)意義下的累加器； BX（ Base register）基址寄存器 （在基地址尋址中， 存放基地址 ）； CX（ Count register）計數(shù)寄存器 （用來計數(shù)，如 控制循環(huán)次數(shù)等 ）； DX（ Data register）數(shù)據(jù)寄存器 （在寄存器尋址的 I/O指令 中， 存放 端口地址 ）。 物理地址生成示意圖 第 32頁 電氣工程學院 + 段寄存器 偏移地址 實際地址 20位地址總線引腳 譯碼電路 邏輯地址 邏輯地址： 指令中給出的代表某一存儲單元的地址 。而在 8086系統(tǒng)中，存儲器的物理地址是 20位， IP為 16位 ，無法獨立提供 20位 地址。 EU和 BIU并行工作 ， 提取指令 和 執(zhí)行指令 重疊進行， 形成 兩級指令流水線結構， EU可以 不停地執(zhí)行 存放在指令隊列中的 指令 。由于不同類型的指令的執(zhí)行時間不同，因而運算速度的計算方法也不同， 指微型計算機配接各種外部設備的可能性、靈活性和適應性 ?？梢杂?兩種 組裝方式： 1. 裝發(fā)動機 —裝外殼 —裝輪子 —出車 這種情況每三分鐘出一輛轎車 2．設立 三個獨立的小組 ，分別完成裝發(fā)動機、裝外殼、裝輪子， 采用如下流程： 三分鐘出第一輛，之后一分鐘出一輛 裝發(fā)動機 1 （空閑） （空閑） 0 1 2 3 4 5 6 裝發(fā)動機 3 裝外殼 2 裝輪子 1 出車 1 裝發(fā)動機 4 裝外殼 3 裝輪子 2 出車 2 裝發(fā)動機 5 裝外殼 4 裝輪子 3 出車 3 裝發(fā)動機 6 裝外殼 5 裝輪子 4 出車 4 … … … … 甲 乙 丙 第 6頁 電氣工程學院 **超流水線 ：一條流水線的深度在 5~6級以上，稱為超流水線。 從程序執(zhí)行的角度看： CPU正在執(zhí)行的當前程序被打斷，轉而執(zhí)行 為中斷源服務的所謂“中斷服務程序”（ ISR： Interrupt Service Routine）。高速緩沖存儲器 的存取速度比 主存 要快一個數(shù)量級 ， 大體與 CPU的速度相當 。 *在升級后的 CPU中 一直沿用這兩個概念 。 CS（ Code Segment register 16位代碼段寄存器 ） 用來 標識 當前 代碼段 ， 存放代碼段的 段基址 （段的起始單元地址） 的高 16位。 DI（ Destination Index）目的變址寄存器 存放 目的操作數(shù) 的地址偏移量。 IP CS DS SI、 DI、 BX SP、 BP SS 代碼段 數(shù)據(jù)區(qū) 堆棧區(qū) 注意各段內可以充當 存放偏移地址 的寄存器 注意在 編程 過程中如何 體現(xiàn) 存儲器分段 。 *指令隊列緩沖器 協(xié)調工作。 這也是在奔 4問世的今天，我們還要了解 8086的原因之一。 指令或操作數(shù)在高速緩沖存儲器中時 ， 稱為 “ 命中 ” ， 反之稱為 “ 未命中 ” 。 通過 中斷引腳 產生的中斷，稱為 外中斷 或 硬中斷。 數(shù)據(jù)采集，運算，顯示，處理突發(fā)事件，通信，打印 …… 重點 下面通過一個實例 解釋這幾個概念 第 3頁 電氣工程學院 CPU INTR NMI 中 斷 控 制 器 IR1 IR2 IR3 IR4 IR5 IR6 IR7 IR8 同時請求中斷（ 1） 中斷請求（ 2） 中斷請求（ 3） 主程序 IR3 中斷服務 程序 IR1 中斷服務 程序 NMI 中斷服務 程序 IR4 中斷服務 程序 加在 MNI引腳上的中斷 的優(yōu)先級別高于加在 INTR引腳上的中斷 對于 INTR引腳而言， IR1最高， IR8最低 *外設發(fā)出中斷請求的順序 （ 1）（ 2）（ 3）。 第 9頁 電氣工程學院 CPU Cache SRAM 高速緩存 控制器 主存 DRAM 高速緩存系統(tǒng) CPU 物理主內存 高速、小容量 存儲管理機制 外部存儲