【正文】 b11。b00: // 空閑狀態(tài) begin sck_o = cpol。h7ff。b0110: clkt = 1239。 // 2 439。 // 該位為 1， SPI 設(shè)為主設(shè)備；該位為 0， SPI 設(shè)為從設(shè)備 wire cpol = spcr[3]。 //***********輸入數(shù)據(jù)給控制寄存器和狀態(tài)寄存器 ************* always (posedge clk_i or negedge rst_i) if (~rst_i) begin spcr = 839。比如，我理解到在平時做單片機實驗室那些初始化程序所做的目的。 |state)=0 空閑狀態(tài) 輸入數(shù)據(jù)， sck 反向，選片信號成立 spe amp。 01 。 ‘ 0’：空閑時為低電平 ‘ 1’：空閑時為高電平 同時 FPGA 也有自身的優(yōu)點。 用 FPGA 來設(shè)計 SPI 通過對 SPI 的結(jié)構(gòu)的了解可以設(shè)計一個系統(tǒng)框架，按照框架完成輸入輸出的功能。 （ 2） SPI1 模式下的 CPOL 也為 0， SCK 的空閑電平為低；但是 CPHA 為 1，數(shù)據(jù)在串行同步時鐘的第二個跳變沿（由于 CPOL 為低，因此第 2 個跳變沿只能為下降沿）時數(shù)據(jù)被采樣。提供頻率可編程時鐘 。完成一位數(shù)據(jù)傳輸，輸入也使用同樣原理。 SPI 簡介 SPI（ Serial Peripheral Interface）接口是工業(yè)標(biāo)準(zhǔn)的同步串行接口，是一種全雙工、三線通信的系統(tǒng)。 （ 2）狀態(tài)機的結(jié)構(gòu)模式簡單。 SPI 總線最典型的應(yīng)用就是主機與外圍設(shè)備 (如 EEPROM、 Flash RAM、 A/D 轉(zhuǎn)換器、LED 顯示器、實時時鐘等 )之間的通信 [4]。軟 IP 核又被稱為虛擬器件。 SOC 是微電子設(shè)計領(lǐng)域的一場革命，從整個系統(tǒng)的角度出發(fā)，把智能核、信息處理機制、模型算法、芯片結(jié)構(gòu)、各層次電路直至器件的設(shè)計緊密結(jié)合起來，在單個或少數(shù)幾個芯片上完成整個系統(tǒng)的功能，既我們可以把越來越多的電路設(shè)計在同一個芯片中，這里面可能包含有中央處理器 (CPU)，嵌入式內(nèi)存 (Embedded memory)、數(shù)字信號處理器 (DSP)、數(shù)字功能 模塊 (Digital function)、模擬功能模塊 (Analog function)、模擬數(shù)字轉(zhuǎn)換器 (ADC)以及各種外圍配置 (USB, MPEG)等等，這是新發(fā)展的 SOC 技術(shù)。摘要 I 畢業(yè)設(shè)計（論文） 題目： SPI 接口 的 仿真及驗證 物聯(lián)網(wǎng)工程 學(xué)院 電子信息工程專業(yè) Abstract II 摘要 在 專用集成電路 （ ASIC)設(shè)計技術(shù)以及超大規(guī)模集成電路 （ VLSI)工藝技術(shù)的飛速發(fā)展的今天 ， FPGA編程的 硬件電路 被越來越多的應(yīng)用于 實現(xiàn)諸如 SPI接口等方面。 SOC 技術(shù)的研究、應(yīng)用和發(fā)展是微電子技術(shù)發(fā)展的一個新的里程碑。 （ 2） 硬 IP 核是基于某種半導(dǎo)體工藝的物理設(shè)計，已有固定的拓?fù)洳季趾途唧w工藝，并已經(jīng)過工藝驗證，具有保證的性能。 SPI接口的擴展有硬件和軟件兩種方法 ,軟件模擬 SPI接口方法雖然簡單方便 ,但是速度受到限制，在高速且日益復(fù)雜的數(shù)字系統(tǒng)中，這種方法顯然無 法滿足系統(tǒng)要求，所以采用硬件的方法實現(xiàn)最為切實可行。 （ 3）狀態(tài)機構(gòu)成的同步時序邏輯模塊更為優(yōu)良。 由于串行總線的信號線比并行總線更少、更簡單 ,越來越多的系統(tǒng)放棄 使用并行總線而采用串行總線。這樣，在至少 8 次時鐘信號的改變（上沿和下沿為一次），就可以完成 8 位數(shù)據(jù)的傳輸。發(fā)送結(jié)束 中斷標(biāo)志 。 （ 3） SPI2 模式下的 CPOL 為 1， SCK 的空閑電平為高； CPHA 為 0，數(shù)據(jù)在串行同步時鐘的第 1 個跳變沿（由于 CPOL 為高，因此第 1 個跳變沿只能為下降沿）時數(shù)據(jù)被采樣。 一個典型的 SPI 系統(tǒng)包括一個主 MPU 和一個或者多個從外圍器件。在外圍器件有改變時，由于 FPGA 可以重復(fù)擦 寫 的優(yōu)點，從而在外圍器件有些許改變之時，可以同時稍微改變可編程的程序，因而可編程又有靈活性大的特點。 spr:此為速率選擇為，其與擴展寄存器組合成速率選擇，可為 00， 01， 10， 11，與擴展此寄存器組合成一組數(shù)列來選擇數(shù)據(jù)傳輸速率。此時為 達到控制速率，使用 ena = ~ I clkt 允許位，只有當(dāng)其為 1 時，才執(zhí)行此狀態(tài)的程序，否則保持，在此狀態(tài)中，所作的工作是反向 sck 信號，載入數(shù)據(jù)，選中信號片選信號cs 端，變開始發(fā)送接收數(shù)據(jù)，同時此時的第位發(fā)送，便進入 239。 (|clkt amp。我所做的控制寄存器的東西便是那些初始化程序執(zhí)行命令。h10。 // 時鐘極性 wire cpha = spcr[2]。b0001: clkt = 1239。h3f。 // 4096 endcase SPI 接口的仿真及驗證 27 wire ena = ~|clkt。 // 設(shè)置 sck 極性 state = 239。 江南大學(xué)學(xué)士學(xué)位論文 28 end 239。 state = 239。rst_i) begin case (state) //傳輸狀態(tài)機 239。b1011: clkt = 1239。 // 64 439。h0。 wire mstr = spcr[4]。 reg [7:0] bt。本次畢業(yè)設(shè)計所做的工作雖然簡單，但也體會到不少東西。 (|clkt amp。在空閑狀態(tài)， 所作的工作是設(shè)置空閑的時的極性和相位，完成后便進入發(fā)送準(zhǔn)備載入發(fā)送數(shù)據(jù)階段 239。 cpol：此為系統(tǒng)在空閑時的極性，當(dāng)為 0 時，其為低電平為空閑時的極性，當(dāng)為 1時，其為高電平為空閑時的極性。在 FPGA 不斷地完善改善完美并且功能強大 的今天 ，用硬件實現(xiàn)已經(jīng)成為 主流 ，在大型系統(tǒng)用硬件實現(xiàn)更加穩(wěn)定。 SPI 接口的仿真及驗證 9 表 脈沖 主機 SBUFF 從機 SBUFF SDI SDO 0 10101010 01010101 0 0 1 上 0101010x 1010101x 0 1 1 下 01010100 10101011 0 1 2 上 1010100x 0101011x 1 0 2 下 10101001 01010110 1 0 3 上 0101001x 1010110x 0 1 3 下 01010010 10101101 0 1 4 上 1010010x 0101101x 1 0 4 下 10100101 01011010 1 0 5 上 0100101x 1011010x 0 1 5 下 01001010 10110101 0 1 6 上 1001010x 0110101x 1 0 6 下 10010101 01101010 1 0 7 上 0010101x 1101010x 0 1 7 下 00101010 11010101 0 1 8 上 0101010x 1010101x 1 0 江南大學(xué)學(xué)士學(xué)位論文 10 SPI 接口的仿真及驗證 11 第 3 章方案論證 對于 SPI 接口的設(shè)計，我們可以分為兩大類，分別為利用單片機如 51 系列單片機實現(xiàn)和利用 FPGA 等可編程邏輯器件編程實現(xiàn)，下面將分別介紹兩種方法的方法。 （ 1） SPI0 模式下的 CPOL 為 0， SCK 的空閑電平為低； CPHA 為 0，數(shù)據(jù)在串行同步時鐘的第一個跳變沿（由于 CPOL 為低，因此第 1 個跳變沿只能為上升沿）時數(shù)據(jù)被采樣?？梢援?dāng)作主機或從機工作 。數(shù)據(jù)輸出通過 SDO 線，數(shù)據(jù)在時鐘上升沿或下降沿時改變，在緊接著的下降沿或上升沿被讀取。 SPI 總線系統(tǒng)可直接與各個廠家生產(chǎn)的多種標(biāo)準(zhǔn)外圍器件直接接口，該接口一般使用 4 條線：串行時鐘線（ SCLK）、主機輸入 /從機輸出數(shù)據(jù)線 MISO、主機輸出 /從機輸入數(shù)據(jù)線 MOSI 和低電平有效的從機選擇線 SS（有的 SPI 接口芯片帶有中斷信號線 INT、有的 SPI 接口芯片沒有主機輸出 /從機輸入數(shù)據(jù)線 MOSI） [7]。 狀態(tài)機的特點如下： （ 1） 有限狀態(tài)機相對于純硬件數(shù)字系統(tǒng)順序方式控制來說更為靈活。在眾多串行總線中 ,SPI 總線 相比于 I2C 總線、 CAN 總線、 USB等其他常用總線相比有很大優(yōu)勢 ,如 SPI線的數(shù)據(jù)傳輸速度可達若干 Mbps, 比 I2C總線快很多。可以商品化的軟 IP 內(nèi)核的電路結(jié)構(gòu)總門數(shù)一般都在 5000 門以上。當(dāng)前的半導(dǎo)體工藝水平己經(jīng)達到了亞微米水平并正在向 50nm 以下發(fā)展，器件特征尺寸越來越小，芯片集成 規(guī)模越來越大，數(shù)百萬門級電路可以集成在一個芯片上，芯片尺寸已從邏輯限制變?yōu)楹副P限制，我們必須找到與常規(guī)集成電路設(shè)計思想不同的設(shè)計方式，它就是新世紀(jì) IC 設(shè)計的主流技術(shù)。相對于軟件實現(xiàn)，硬件具有更多的優(yōu)點。 SOC 能提供更好的性能、更低的功耗、更小的印制板 .空間和更低的成本，帶來了電子系統(tǒng)設(shè)計與應(yīng)用的革命性新變革，可廣泛應(yīng)用于移動電話、硬盤驅(qū)動器、個人數(shù)字助理和手持電子產(chǎn)品、消費性電子產(chǎn)品等。其共給 用戶的形式是電路物理結(jié)構(gòu)掩模板圖全套工 藝文件，是可以拿來就用的圈套技術(shù)。這使得 與 SPI 有關(guān)的軟件就相當(dāng)簡單，使 CPU 有更多的時間處理其他事務(wù)。 （ 4）狀態(tài)機在高速運算和控制方面更有其巨大的優(yōu)勢。在眾多串行總線中 ,SPI 總線與 I2C 總線、 CAN 總線、 USB 等其他常用總線相比有很大優(yōu)勢。 要注意的 是， SCLK 信號線只由主設(shè)備控制，從設(shè)備不能控制信號線。寫沖突保護 。 （ 4） SPI3 模式下的 CPOL 為 1， SCK 的空閑電平為高； CPHA 為 1，數(shù)據(jù)在串行同步時鐘的第 2 個跳變沿（由于 CPOL 為高，因此第 1 個跳變沿只能為上升沿）時數(shù)據(jù)被采樣。單片機通過 SPI接口模塊與 SPI 相連，當(dāng)單片機以主機模式運行的時候，就可以與系統(tǒng)中的從機實現(xiàn)通信，而當(dāng)它處于從機模式工作時，就能與寧外一個主機進行數(shù)據(jù)通信。因此，本次便采用 FPGA 來設(shè)計 。此刻在速率控制中詳細(xì)介紹。b10 狀態(tài)。 |state)=0 sck 反向，匹配 sck 信號 spe amp?？刂萍拇嫫鞯拿恳晃挥脕砜刂普麄€系統(tǒng)的運行以及系統(tǒng)特性，通過命令指令便將命令寫到系統(tǒng)中去 .以前的留在腦中的疑問，那些初始化驅(qū)動程序便迎刃而解。 sper = 839。 // 始終相位 wire [1:0] spr = spcr[1:0]。h1。 // 128 439。 // 生成時鐘允許信號，及在此時 clkt 產(chǎn)生使能信號完成信號傳輸 //************** 傳輸數(shù)據(jù)的狀態(tài)機 **************************** always (posedge clk_i) if (~spe) begin state = 239。b01。b11: // if (ena) begin treg = {treg[6:0], miso_i}。b10: if (ena) begin sck_o = ~sck_o。we_iamp。 // 2048 439。h7。b0000: clkt = 1239。該位為 1 使口 D 輸出選擇為漏極開路驅(qū)動器，為 0 則是推挽式輸出。 // 傳輸 /接收寄存器 reg [1:0] state。 不足之處及未來展望 本次設(shè)計只做了一個簡化的 SPI 接口，很多 SPI 的重要模塊和 其它功能未能得到實現(xiàn)。rst_i spe amp。b00。 這 樣 使得與 SPI 有關(guān)的軟件就相當(dāng)簡單，使 CPU 有更多的時間處理其他事務(wù)。根據(jù)以上分析，一個完整的傳送周期是 16 位，即兩個字節(jié)，因為，首先主機要發(fā)送命令過去，然后從機根據(jù)主機的命令準(zhǔn)備數(shù) 據(jù)，主機在下一個 8 位時鐘周期才把數(shù)據(jù)讀回來 [9]。 SPI 主模塊和與之通信的外設(shè)音時鐘相位和極性應(yīng)該一致。 SPI 主要特點有 :可以同時 發(fā)出和接收串行數(shù)據(jù) 。這就是 SCLK 時鐘線存在的原因，由 SCK提供時鐘脈沖， SDI， SDO 則基于此脈沖完成數(shù)據(jù)傳輸。外圍設(shè)置 FLASHRAM、網(wǎng)絡(luò)控制器、 LCD 顯示驅(qū)動器、 A/D 轉(zhuǎn)換器和 MCU