【正文】 易于共享和復(fù)用。它具有多層次的設(shè)計描述功能，層層細化，最后可直接生成電路級描述。 帶電插拔 當(dāng)子系統(tǒng)插到正在運行的硬件上時，由于電源尚未來得及提供電流給子系統(tǒng)板上的 VCC 和 GND 走線網(wǎng)，邏輯電平就已經(jīng)出現(xiàn)在子系統(tǒng)的邏輯器件上了，這種情況很可能引起閉鎖現(xiàn)象。采用純硬件實現(xiàn)方式可使 FT245BM的接口延時達到最小。 EPM3064 有 1250 個可用門數(shù)目， 64 個宏單元， 4 個邏輯陣列塊數(shù)目。 MAX 3000A 器件 可 支持在系統(tǒng)可編程能力（ ISP），能夠輕松地實現(xiàn)現(xiàn)場重配置。 FT245BM 內(nèi)含兩個 FIFO 數(shù)據(jù)緩沖區(qū)，一個是 128 字節(jié)的接收緩沖區(qū)，另一個是 384 字節(jié)的發(fā)送緩沖區(qū)。 軟件 總體設(shè)計 CPLD 設(shè)計過程，即芯片的設(shè)計流程。 Byteblaster II 可以支持 ALTERA 目前所有類型的器件，包括 FPGA 和配置器件，也支持 SignalTap II 嵌入式邏輯分析儀，但ALTERA 聲明其不能用來調(diào)試 Nios II 嵌入式軟核處理器。 下載電纜發(fā)展現(xiàn)狀 自從 Byteblaster 被發(fā)明以來，由于它是將 PC 機中的配置信息傳到 PCB 板FLEX 器件中必不可少的器件，所以它被廣泛的使用。 USBBlaster 與 ByteblasterII 相比有以下的優(yōu)點： 使用 USBBlaster 調(diào)試 Nios II 時，再也不會出現(xiàn)煩人的警告提示。 在基于 USB 的 DSP 仿真器出來之前，人們只能使用基于并口的 DSP 仿真器，很多 DSP 開發(fā)人員都是從并口的 DSP 仿真器開始使用的。 Then CPLD transform the date into JTAG timing and sent it to peripherals. Software main function is that it can transform the USB timing into the JTAG timing. CPLD use state machine for data transmission 。 河海大學(xué) 2021 屆本科畢業(yè)論文 基于 CPLD 的 USB 下載線 設(shè)計 3 Ⅲ、進度安排： （ 1） 2021 年－ 11 月 19 日― 2021 年 1 月 20 號：查閱資料 、 熟悉 VHDL 和CPLD 開發(fā) 環(huán)境 （ 2） 2021 年－ 2 月 25 日― 2021 年 3 月 25 號：學(xué)習(xí)和研究資料、做實驗 （ 3） 2021 年－ 3 月 26 日― 2021 年 4 月 26 號：構(gòu)建 系統(tǒng)平臺 （ 4） 2021 年－ 4 月 27 日― 2021 年 5 月 10 號： 系統(tǒng)測試 （ 5） 2021 年－ 5 月 11 日― 2021 年 6 月 8 號：系統(tǒng)完善及準(zhǔn)備撰寫論文、答辯 Ⅳ、主要參考資料： 宋萬杰，羅豐 CPLD 技術(shù)及應(yīng)用 [M] 西 安電子科技大學(xué)出版社 曾繁泰，陳美金 VHDL 程序設(shè)計 [M[清華大學(xué)出版社 蕭世文 硬件設(shè)計 [M] 清華大學(xué)出版社 李紅偉 基于 Quartus II 的 FPGA/CPLD 設(shè)計 [M] 電子工業(yè)出版社 指導(dǎo)教師： 梁瑞宇 ， 2021 年 12 月 12 日 學(xué)生姓名： 鄺亞鵬 ，專業(yè)年級： 2021 級電子科學(xué)與技術(shù) 系負責(zé)人審核意見（ 從選題是否符合專業(yè)培養(yǎng)目標(biāo)、是否結(jié)合科研或工程實際、綜合訓(xùn)練程度、內(nèi)容難度及工作量等方面加以審核 ）： 系負責(zé)人簽字： ， 年 月 日 河海大學(xué) 2021 屆本科畢業(yè)論文 基于 CPLD 的 USB 下載線 設(shè)計 4 摘 要 隨著片上系統(tǒng)時代的到來，包括復(fù)雜可編程邏輯器件和現(xiàn)場可編程門陣列的可編程邏輯器件，應(yīng)用越來越廣泛。 構(gòu)建系統(tǒng)平臺，并作初步測試驗證。 And because of simple structure, it39。 其實下載電纜是多年以來沿用的習(xí)慣叫法 ，下載電纜的作用就是用來下載配置數(shù)據(jù)，下載的目標(biāo)可以是基于EEPROM/FLASH 工藝的 CPLD(MAX， MAX II)器件，也可以基于 SRAM 工藝的 FPGA 器件。電纜經(jīng)常拔來拔去，結(jié)果導(dǎo)致計算并口都不能用了。 目前已開發(fā)的 USB 下載線一般需要在主機端另行設(shè)計軟件 CPLD 的 USB 下河海大學(xué) 2021 屆本科畢業(yè)論文 基于 CPLD 的 USB 下載線 設(shè)計 3 載電纜 來控制與下載線及目標(biāo)器件之間的通信和數(shù)據(jù)傳送；但是這樣不僅繁瑣，而且可能由于 PC 機操作系統(tǒng)的不同而影響兼容性。新產(chǎn)品系列將可編程邏輯的內(nèi)在優(yōu)勢 ——靈活性、產(chǎn)品及時面市 ——和更高級性能以及集成化結(jié)合在一起，專為滿足當(dāng)今大范圍的系統(tǒng)需求而開發(fā)設(shè)計。 CPLD 的數(shù)據(jù)也可以通過數(shù)據(jù)總線送回 USB控制芯片，然后轉(zhuǎn)換為 USB 的數(shù)據(jù)格式傳回主機。中間的轉(zhuǎn) 換工作全部由芯片自動完成，開發(fā)者無須考慮固件的設(shè)計。 MAX 架構(gòu) ,為大批量應(yīng)用進行了成本優(yōu)化。這兩個免費贈送的可用于 MAX器件設(shè)計的開發(fā)工具幫助使最終用戶系統(tǒng)的總體開發(fā)成本最小化 多種應(yīng)用： MAX 3000A CPLD 常用于通信、計算機、消費電子、汽車、工業(yè)和許多其他終端系統(tǒng)中。外設(shè)向主機發(fā)送數(shù)據(jù)時，主機準(zhǔn)備好后， TXE 變低，外設(shè)在 TXE 變低期間，把 WR 變高，然后把數(shù)據(jù)寫到 D0D7 上，再把 WR 變低，則數(shù)據(jù)就傳到主機了。在 PCB 板上的每一個 VCC 和 GND 引腳都應(yīng)當(dāng)直接連接到 VCC 和 GND 平面上。這種將設(shè)計實 體分成內(nèi)外部分的概念是 VHDL 系統(tǒng)設(shè)計的基本點 。當(dāng)設(shè)計描述完成后，可以用多種不同的器件結(jié)構(gòu)來實現(xiàn)其功能。 CPLD 簡介 CPLD（ Complex Programmable Logic Device）是 Complex PLD 的簡稱 ,一種較 PLD 為復(fù)雜的邏輯元件。 支持廣泛、易于修改。 1987 年底， VHDL 被 IEEE 和美國國防部確認為標(biāo)準(zhǔn)硬件描述語言 。 電路 可用 max3378 做緩沖，優(yōu)點是可以支持全系列的 alteraT D I1I/O44I /O2I/O43I /O3I/O42GND4VCC441I /O5INPUT/OE240I /O6INPUT/GCLRN39T M S7INPUT/OE138I /O8INPUT/GCLK37V C C 19GND36I /O10I/O35I /O11I/O34I/O12I /O33I/O13T D O32I/O14I /O31I/O15I /O30GND16V C C 329VCC217I /O28I/O18I /O27I/O19T C K26I/O20I /O25I/O21GND24I/O22I /O23U4E P M 7604L E D 12S ta tusR 321K1110102299338844775566J6J T A G _U 11234 5678R N 210KV C C V C C V C C e pm _J T A G _T D Oe pm _J T A G _T D Ie pm _J T A G _T C Ke pm _J T A G _T M Sepm_CPLD0epm_CPLD1epm_CPLD2usb_RDusb_D6 usb_WRusb_D5 epm_CPLD3e pm _C P L D 4us b_D 7us b_D 2us b_D 4us b_D 3us b_D 1usb_D0usb_RXusb_TXc pl d_S T A T U S _L E DBRD_CLK_24MHzusb_RESET_ne th_P W R D Ne pm _C P L D [ 4..0]河海大學(xué) 2021 屆本科畢業(yè)論文 基于 CPLD 的 USB 下載線 設(shè)計 14 芯片，支持低電壓的 fpga 和 cpld。 FT245BM 通過 8 位并行數(shù)據(jù)口 D[0..7]和 4 位讀寫狀態(tài)／控制口 RXF、 TXE、 RD、 WR 實現(xiàn)和微控制器交換數(shù)據(jù)，而 PC 機和 FT245BM問通過 UISB 總線傳輸數(shù)據(jù)。 MAX 3000A CPLD提供從 32 到 512 個宏單元， 邏輯內(nèi)核電壓，并支持通用特性和封裝。 TXE為低表示當(dāng)前 FIFO發(fā)送緩沖區(qū)為空，為高表示當(dāng)前 FIFO 發(fā)送緩沖區(qū)滿或者正在存儲前一個字節(jié)，禁止向緩沖區(qū)中寫數(shù)據(jù)。