【正文】 調(diào)試好后在后來的觀察中發(fā)現(xiàn)從秒向分進(jìn)位時(shí)有時(shí)一下進(jìn)兩位，自己找不出來原因。秒、分位設(shè)計(jì)電路如下： 程序調(diào)試過程在板子焊接好以后通上5V電源發(fā)現(xiàn)六Led燈只有三個(gè)能完整亮出來，其余的都不亮或是亮的不全，而且秒位不走，校時(shí)按鍵不管用。由7448真值表可獲知7448所具有的邏輯功能：（1）7段譯碼功能（LT=1，RBI=1）在燈測(cè)試輸入端（LT）和動(dòng)態(tài)滅零輸入端（RBI）都接無效電平時(shí)，輸入DCBA經(jīng)7448譯碼，輸出高電平有效的7段字符顯示器的驅(qū)動(dòng)信號(hào)，顯示相應(yīng)字符。清除是異步的（直接清零），不管時(shí)鐘輸入、置數(shù)輸入、使能輸入為何電平，清除輸入端的低電平把所有四個(gè)觸發(fā)器的輸出直接置為低電平。參考文獻(xiàn)[1]李景華,:東北大學(xué)出版社,2000 [2] 姜如東，VHDL語(yǔ)言程序設(shè)計(jì)及應(yīng)用，北京郵電大學(xué)出版社[3] 康華光．電子技術(shù)基礎(chǔ)（數(shù)字部分）［M］．北 京：高等教育出版社，2001．[4] [5]第五篇：多功能數(shù)字鐘課程設(shè)計(jì)多功能數(shù)字鐘朱安煙（安陽(yáng)師范學(xué)院 物電學(xué)院, 河南 安陽(yáng) 455002）摘要：時(shí)鐘相比具有更高的準(zhǔn)確性和直觀性因此得到了更加廣泛的使用。雖然在這個(gè)過程中遇到了很多的問題，但是最終都得到了很好的解決。定時(shí)功能在時(shí)分秒模塊中，是由分計(jì)數(shù)器在到達(dá)59時(shí)產(chǎn)生一個(gè)脈沖，讓speaker產(chǎn)生高電位鳴響?？吹匠晒Φ臄?shù)字鐘，很有成就感。三、關(guān)鍵詞：數(shù)字鐘 原理電路 編譯 仿真 下載四、數(shù)字鐘電路系統(tǒng)的組成框圖：五、各功能模塊設(shè)計(jì)、仿真波形及其分析說明：小時(shí)計(jì)時(shí)模塊：仿真波形：分析說明：當(dāng)小時(shí)的高四位為0、1時(shí)，小時(shí)的低四位為九時(shí)，在下一個(gè)時(shí)鐘的上跳延來了之后，高四位加一；當(dāng)小時(shí)的高四位為2，同時(shí)低四位為3時(shí)，小時(shí)的高低四位都清零。七、心得體會(huì)一個(gè)多星期的課程設(shè)計(jì)讓我受益匪淺，也讓我真正明白理論與實(shí)踐相結(jié)合的重要性。整點(diǎn)報(bào)時(shí) entity baoshi is port(clk1khz,clk2khz : in std_logic。clk2hz_en : in std_logic。then if t=50 and set=39。clk1khz,clk1hz: in std_logic。signal sout,mout,hout :std_logic :=39。end fre。小時(shí)計(jì)數(shù)為模24計(jì)數(shù)器，同理可建一個(gè)24進(jìn)制計(jì)數(shù)器的模塊。第一篇：EDA課程設(shè)計(jì)——多功能數(shù)字鐘哈爾濱工業(yè)大學(xué)(威海)電子學(xué)課程設(shè)計(jì)報(bào)告帶有整點(diǎn)報(bào)時(shí)的數(shù)字鐘設(shè)計(jì)與制作姓名: 蔣棟棟 班級(jí): 0802503 學(xué)號(hào): 080250331 指導(dǎo)教師:井巖目錄一、課程設(shè)計(jì)的性質(zhì)、目的和任務(wù)????????????3二、課程設(shè)計(jì)基本要求?????????????????3三、設(shè)計(jì)課題要求???????????????????3四、課程設(shè)計(jì)所需要儀器????????????????4五、設(shè)計(jì)步驟?????????????????????4整體設(shè)計(jì)框圖???????????????????4各個(gè)模塊的設(shè)計(jì)與仿真???????????????4???????????????????????4??????????????????????6??????????????????????10?????????????????????13??????????????????????14??????????????????????16六、調(diào)試中遇到的問題及解決的方法???????????18七、心得體會(huì)?????????????????????18一、課程設(shè)計(jì)的性質(zhì)、目的和任務(wù)創(chuàng)新精神和實(shí)踐能力二者之中，實(shí)踐能力是基礎(chǔ)和根本。（3）校時(shí)設(shè)計(jì)的考慮數(shù)字鐘校準(zhǔn)有3個(gè)控制鍵：時(shí)校準(zhǔn)、分校準(zhǔn)和秒校準(zhǔn)。architecture beh of fre is signal data1khz,data2khz,data1hz : std_logic := 39。039。secout,minout: in std_logic。039。s_ce,m_ce,h_ce : in std_logic。a:in std_logic_vector(15 downto 0)。通過具體實(shí)踐才能讓自己清楚哪些知識(shí)已經(jīng)掌握，哪些知識(shí)仍需鞏固加強(qiáng)。實(shí)現(xiàn)從00到23的循環(huán)計(jì)數(shù)。好像聽到的蜂鳴聲是從未聽到過的美妙樂曲。年月模塊主要實(shí)現(xiàn)月份的十二進(jìn)制計(jì)數(shù)器，和100進(jìn)制的年份計(jì)數(shù)器。我此次設(shè)計(jì)的程序是在課本原有數(shù)字鐘程序的基礎(chǔ)上進(jìn)行添加更改得來的，最初在運(yùn)行原有程序時(shí)很順利，但是隨著加的東西越來越多，程序中出現(xiàn)的問題也就越來越多。數(shù)字鐘從原理上講是一種典型的數(shù)字電路，其中本設(shè)計(jì)采用六位LED24小時(shí)計(jì)時(shí)方式根據(jù)數(shù)碼管動(dòng)態(tài)顯示原理來進(jìn)行顯示。超前進(jìn)位電路無須另加門，即可級(jí)聯(lián)出n位同步應(yīng)用的計(jì)數(shù)器。除DCBA = 0000外，RBI也可以接低電平，見表1中1～16行。問題很多。問過老師后，老師說是由于防抖電容所致。最后一個(gè)數(shù)碼管有三段老是不亮，觀察連接沒有錯(cuò)誤，測(cè)量焊接也正常，最后用萬(wàn)用表測(cè)量發(fā)現(xiàn)芯片沒有問題，那三段不亮的數(shù)碼管燒了。用異步置數(shù)法設(shè)計(jì)小時(shí)所用的24進(jìn)制計(jì)數(shù)器。在時(shí)鐘脈沖線上使用斯密特觸發(fā)器對(duì)時(shí)鐘上升和下降時(shí)間無限制 引腳功能：/CP1：時(shí)鐘輸入端/CP0：時(shí)鐘輸出端/CP0：反相時(shí)鐘輸出端Q4~Q10，Q12~Q14：計(jì)數(shù)器輸出端/Q14：第14級(jí)計(jì)數(shù)器反相輸出端VDD：電源正VSS：電源負(fù)CR：清零端 74ls48功能介紹：74LS48除了有實(shí)現(xiàn)7段顯示譯碼器基本功能的輸入（DCBA）和輸出（Ya～Yg）端外，7448還引入了燈測(cè)試輸入端（LT）和動(dòng)態(tài)滅零輸入端（RBI），以及既有輸入功能又有輸出功能的消隱輸入/動(dòng)態(tài)滅零輸出（BI/RBO）端。當(dāng)預(yù)置是同步時(shí)，在置數(shù)輸入上將建立一低電平，禁止計(jì)數(shù)，并在下一個(gè)時(shí)鐘之后不管使能輸入是何電平，輸出都與建立數(shù)據(jù)一致。最后，此次課程設(shè)計(jì)的完成很大程度上取決于老師和同學(xué)對(duì)我的指導(dǎo)與幫助，這更能說明，一個(gè)較大設(shè)計(jì)的完成及實(shí)現(xiàn)，不是僅限于自身，我們要學(xué)會(huì)與別人交流溝通，才能做到更好。以前只是看書或者編一些很小的程序用來仿真，覺得沒怎么難，但當(dāng)進(jìn)行此次課程設(shè)計(jì)真正處理一個(gè)較大程序時(shí)，問題便都顯現(xiàn)出來。時(shí)的進(jìn)位信號(hào)通過管腳映射到日期模塊的計(jì)數(shù)時(shí)鐘信號(hào)。十、心得體會(huì)：實(shí)驗(yàn)過程中最然遇到了很多困難，從畫圖到理解電路圖，還有接觸沒有接觸過的下載，把紙上的東西用到了硬件中，質(zhì)的改變。第三篇：eda 實(shí)現(xiàn)多功能數(shù)字鐘一、標(biāo)題：EDA實(shí)現(xiàn)多功能數(shù)字鐘二、任務(wù)書：設(shè)計(jì)要求是用FPGA器件和EDA技術(shù)實(shí)現(xiàn)多功能數(shù)字鐘的設(shè)計(jì)，⑴ 控制功能包括①以數(shù)字形式顯示時(shí)、分、秒的時(shí)間；②小時(shí)計(jì)數(shù)器為24進(jìn)制；③分、秒計(jì)數(shù)器為60進(jìn)制；④有兩個(gè)使能端起到校時(shí)、校分的作用，同時(shí)按無效；⑤每小時(shí)的59分555559分別以四長(zhǎng)聲一短聲進(jìn)行模擬電臺(tái)仿真；⑥讓信號(hào)燈在晚上19點(diǎn)至早上5點(diǎn)亮；⑵ 在Max＋plusⅡ軟件系統(tǒng)平臺(tái)上建立多功能數(shù)字鐘電路的頂層電路文件并完成編譯和仿真，并對(duì)器件進(jìn)行下載檢查。在控制時(shí)間的顯示的時(shí)候，由于變量太多多發(fā)現(xiàn)不能完全的控制住變量，導(dǎo)致顯示的時(shí)候出現(xiàn)了亂碼，數(shù)碼管顯示不正常 解決辦法：減少變量，仔細(xì)推敲，合理命名。use 。sl,sh,ml,mh,hl,hh : in std_logic_vector(3 downto 0)。139。entity key_press is port(set ,mode: in std_logic。architecture behav of shuzizhong issignal low_rega,high_rega,low_regb,high_regb,low_regc,high_regc :std_logic_vector(3 downto 0):=“0000”。clk1hz,clk1khz,clk2khz:out std_log