【正文】 也稱邏輯綜合，綜合就是將一種設計表示轉(zhuǎn)換為另一種設計表示的過程， EDA技術(shù)的綜合是在計算機軟件中自動完成的。正是因為 VHDL的硬件描述與具體的工藝技術(shù)和硬件結(jié)構(gòu)無關(guān)， VHDL的設計項目的目標硬件器件具有廣闊的選擇范圍，其中包括各系列的 GPLD, FPGA及各種門陣列器件。除了含有許多硬件特征的語句外， VHDL的風格和語法十分類似于一般的計算機高級語言。 FPGA(Field Programmable Gate Array，現(xiàn)場可編程門陣列 )，和 CPLD(Complex Programmable Logic Device，復雜可編程邏輯器件 )是大規(guī)模可編程器件的主流產(chǎn)品，它們的應用己是十分廣泛，隨著 EDA技術(shù)的普及成為電子設計領域的重要角色。對于小的系統(tǒng)，這種電原理圖只要幾十張或兒百張就行了。 假設一個 FIR濾波器有 N階系數(shù)， 且其卷積和為： 10N iiiY cx???? () 其中 ix 是 w位的二進制補碼數(shù)。 如果采用串并結(jié)合的方法，比 如說，一次輸入每個采樣值的兩位 (2BAAT， two bit at a time),則加法的次數(shù)可以減少到 (w/21)次。這樣，每一級的電路結(jié)構(gòu)得到簡化，從而減少輸入到輸出間的電路延時，在較小的時鐘周期內(nèi)就能夠完成這一級的電路功能。它與傳統(tǒng)算法實現(xiàn)乘累加運算的不同在于執(zhí)行部分積運算的先后順序不同。因此，實際選用的窗函數(shù)往往是它們的折中。 線性相位 FIR數(shù)字濾波器的系統(tǒng)結(jié)構(gòu) 在許多應用領域，例如通信和圖像處理中，在一定的頻率范圍內(nèi)維持相位的完整性是一個期望的系統(tǒng)屬性。其中系統(tǒng)函數(shù)和表示輸入輸出關(guān)系的常系數(shù)線性差分方程為： 01()()()1m kkkn kkkbz YzHz Xzaz????????? () 直接由 H(z)得出表示輸入輸出關(guān)系的常系數(shù)線性差分方程為 : 10( ) ( ) ( )nmkxkky n a y n k b x n k??? ? ? ??? () 可以看出，數(shù)字濾波器是把輸入序列經(jīng)過一定的運算 (如式 22所示 )變換成輸出序列。 (4)對此次設計作了小結(jié)，并提出了進一步對設計進行改進的方法。相對于串行運算為主導的通用 DSP芯片來說，其并行度和可擴展性都很好，它逐漸成為構(gòu)造可編程的高性能算法結(jié)構(gòu)的新的選擇。例如，軟件無線電的概念在 10年前就已經(jīng)提出，并付諸研究和實現(xiàn)，僅其領域中的數(shù)字信號處理的等效速度也需達 50GIPS。許多復雜的系統(tǒng)可以用高精度、大信噪比和可重構(gòu)的數(shù)字技術(shù)來實現(xiàn) [1]。 畢業(yè)設計（論文）題目： 基于 FPGA 的 FIR 數(shù)字濾波器的設計 設計 (論文 )的基本內(nèi)容： 根據(jù)數(shù)字濾波器的原理和結(jié)構(gòu)，利用分布式算法和 OBC編碼原理，將數(shù)字濾波器分成四個模塊來設計，即控制模塊，輸入模塊，乘累加模塊，以及鎖存模塊，各模塊的設計是通過 VHDL 語言和電路來實現(xiàn)，并通過軟件 QuartusII 進行仿真和綜合。FPGA。這種方法靈活，但實現(xiàn)方法較慢，一般不能實時處理，主要用于教學和科研。 我國在 DSP技術(shù)起步較早，產(chǎn)品的研究開發(fā)成績斐然，基本上 與國外同步發(fā)展，而在FPGA方面起步較晚。針對當濾波器階數(shù)過大時，查找表的規(guī)模過大的缺點，用將大的查找表分化為 2塊小表及 OBC(Offset Binary Coding)編碼方式將查找表的規(guī)模減小。 圖 抗混疊濾波器的作用 在實時數(shù)字處理系統(tǒng)中，要根據(jù)實際情況設定不同的分析頻率，即信號分析頻率可由用戶設定，那么抗混疊濾波的截止頻率也要發(fā)生變化 :fc =Fs/2。正因如此，本文對 FIR 濾波器進行相關(guān)討論。 窗函數(shù)設計的基本原理是 :從所要求的理想濾波器的頻率響應產(chǎn) ()jwdHe 出發(fā)，經(jīng)過反傅立葉變換導出 ()dhn為： 1( ) ( )2 jwddh n H e d w??? ?? ? () 由于 ()dhn的無限長，所以要對其進行加窗處理，以得到滿足要求的單位脈沖響應 h(n)為： ( ) ( ) ( )dh n w n h n? () 設計 FIR 濾波器常用的窗函數(shù)有 :矩形窗函數(shù)、三角 (Bartlett)窗函數(shù)、漢寧 (Hanning)窗函數(shù)、漢明 (Hamming)窗函數(shù)、布拉克曼 (Blackman)窗函數(shù)和凱塞 (Kaiser)窗函數(shù)。它與傳統(tǒng)算法實現(xiàn)乘累加運算的不同在于執(zhí)行部分積運算的先后順序不同。 它的實現(xiàn)框圖如圖 ，其中 虛線為流水線寄存器 。由于采用的是用一個移位累加器的實現(xiàn)方法，查找表的大小占硬件規(guī)模的主要部分，所以可以將查找表的大小看作是硬件規(guī)模的近 12 圖 全并行 DA結(jié)構(gòu) 似。 為縮小 LUT，對 LUT的地址進行電路分割，可以制作部分表，然后將結(jié)果相加。接著進行各功能模塊的細化和電路設計 。 (5)整個系統(tǒng)可集成在一個芯片卜，體積小、功耗低、可靠性高。 VHDL的英文全名是 Very High Speed Integrated Circuit Hardware Description Language,誕生于 1982年。 (3)VHDL具有行為描述能力和程序結(jié)構(gòu)，能支持大規(guī)模設計的模塊分解和已有設計模塊的再利用功能。 (3)采用了結(jié)構(gòu)化的克服手段。適配器也稱結(jié)構(gòu)綜合器?，F(xiàn)代電子產(chǎn)品的開發(fā)與生產(chǎn)正向著模塊化發(fā)展，向著軟硬核組合發(fā)展。 (2)VHDL具有豐富的仿真語句和庫函數(shù)，在設計早期，即尚未完成設計時，就可以就能查驗設計系統(tǒng)的功能可行性，隨時可對設計項目進行仿真模擬。 如果失去 PLD器件， EDA技術(shù)將是無源之水。 (3)設計過程中可用有關(guān)的軟件進行仿真。這種設計方法一直為許多硬件開發(fā)工程師所沿用 [6]。 LUT的輸入位寬度就是系數(shù)的數(shù)量，如果系數(shù) N過多，則 LUT表的規(guī)模將十分龐大，這是因為 LUT的規(guī)模隨著地址空間 (也就是 N) 的增加而呈指數(shù)增加。 雖然如此， 但是如果我們把系數(shù)的個數(shù)限制在 4個或是 8個的時候，再加上流水線寄存器，這個代價還是值得的 。這樣最后得到的值就是我們需要的結(jié)果，由此可以得到全串行 DA模式。本文采用分布式算法設計 FIR濾波器。其中窗函數(shù)方法是 設計 FIR數(shù)字濾波器最簡單的方法，也是最常用的方法之一。對非線性相位的 FIR 濾波器一般可以用IIR 濾波器來代替。 圖 實時數(shù)字濾波器的簡化框圖 在信號處理中，為了防止采樣過程中的混疊現(xiàn)象，必須在 A/D 轉(zhuǎn)換之前使用低通濾波器，把 1/2采樣頻率以上的信號衰減掉。這就要求學會自頂向下的系統(tǒng)設計方法、硬件描述語言 VHDL(Very High Speed Integrated Circuit Hardware Description Language)，綜合工具、仿真工具等。加州大學洛杉磯分校的研究小組采用運行時重構(gòu)技術(shù)開發(fā)了一種視頻通訊系統(tǒng)，該系統(tǒng)用一片 FPGA可每幀重構(gòu)四次完成視頻圖像壓縮和傳送的操作。 數(shù)信號處理可以采用兩種方法實現(xiàn) :軟件實現(xiàn)和硬件實現(xiàn)。同時只要將查找表進行相應的改動，就能分別實現(xiàn)低通、高通、帶通 FIR濾波器，體現(xiàn)了設計的靈活性。主要工作如下 : (1)以 FIR數(shù)字濾波器的基本理論為依據(jù)，使用分布式算法為濾波器的硬件實現(xiàn)算法，并對其進行了詳細的討論。 數(shù)字信號處理中一個非常重要且應用普遍的技術(shù) 就是數(shù)字濾波。不言而喻，在許多應用領域，以 DSP處理器為核心的 DSP系統(tǒng)具有很大的局限性 [2]。 研究思路 (1)要研究基于 FPGA實現(xiàn)的 FIR數(shù)字濾波器，首先要選定 FPGA器件。 4 5 第 2章 FIR數(shù)字濾波器 簡介 FIR數(shù)字濾 波器 數(shù)字濾波器的概述 信號中一般都包含噪聲或者說其中有很多能量在感興趣的最高頻率之外，因此我們要用濾波電路將感興趣的帶寬之外的信號和噪聲移去。對因果的 FIR系統(tǒng)，其系統(tǒng)函數(shù)僅有零點 (除 z=0的極點外 )，并且因為系數(shù) a、全為零，所以 (22)式的差分方程就簡化為 0( ) ( )m kky n b x n k???? () 式 ()可以認為是 x(n)與單位脈沖響應 h(n)的直接卷積。所謂線性特性相位是指濾波器對不同頻率的正弦波所產(chǎn)生的相移和正弦波的頻率成直線關(guān)系。 FIR數(shù)字濾波器的窗函數(shù)法設計過程 如圖 。 (2)全串行形式的分布式算法 當對系統(tǒng)速度的要求不太高時，可以采用全串行的設計方法，即一個 DA查找表，一個并行運算的可控加減法器，以及簡單少量的寄存器就可達到目的。在這個過程當中，數(shù)據(jù)就好像流過了一根數(shù)據(jù)管道，流水線技術(shù)由此得名。符號擴展也就是在二進制補碼之前補 1 或 0，對負數(shù)補 1，對正數(shù)補 0。 本文的設計采用了并行 DA算法，旨在提高工作速度；將 LUT分割成 2個小 LUT，旨在減少硬件規(guī)模。這樣多的電路圖給設計歸檔、閱讀、修改和使用帶來很大的不便 [9]。在高可靠應用領域，如果設計得當，將不會存在類似于 MCU的復位不可靠和 PC可能跑飛等問題。在對一個設計實體定義了外部界面后，一旦其內(nèi)部開發(fā)完成之后，其它的設計就可以直接調(diào)用這個實體。 基于 EDA技術(shù)的“自頂向下”的設計方法 與傳統(tǒng)的設計方法不同，基于 EDA技術(shù) 則是“自頂向下”的設計方法，即將數(shù)字系統(tǒng)以適當?shù)姆绞絼澐譃槎鄬幼酉到y(tǒng)，然后用硬件描述語言設計這些子系統(tǒng)，再通過邏輯接口的設計實現(xiàn)子系統(tǒng)的連接，具體的電路細化工作是在 EDA平臺上由計算機完成的。在綜合之后產(chǎn)生多種形式的網(wǎng)表文件，如 EDIF, VHDL, Verilog等標準形 式，在這種網(wǎng)表文件中用各自的格式描述電路的結(jié)構(gòu)。設計輸入有 2種方法最為常用 —— 圖形輸入法和 HDL文本輸入法，其中 HDL文本輸入是最基本、最有效、最通用的輸入方法。反過來，設計者還可以從綜合和優(yōu)化后的電路獲得設計信息，反饋去更新修改 VHDL設 19 計描述，使之更加完善。有專家預言，在新的世紀中， VHDL和 Verilog將承擔起幾乎全部的數(shù)字系統(tǒng)設計任務 [10]。 PLD器件的發(fā)明 和應用，給數(shù)字電子系統(tǒng)的設計帶來極大的靈活性， PLD器件可以通 過軟件編程對其硬件結(jié)構(gòu)和工作方式進行重構(gòu)，使得硬件設計如同軟件設 計一樣方便快捷。 (3)用符號和電路圖的方式描述設計 用上述設計方法設計的數(shù)字電子系統(tǒng)最后形成的設計文件，主要是由若干張電路圖構(gòu)成的文件。如圖 。而由于數(shù)據(jù)是一位一位輸入的，所以結(jié)果要在 w個時鐘周期后才能得到，用到了 (w1)次加法。 流水線技術(shù)在數(shù)字電路設計中是為了提高系統(tǒng)的工作時鐘頻率而采用的一種特殊的設計方法。 (1)分布式算法簡介 一個線性時不變網(wǎng)絡的輸出可以 用下式表示： 10 0 1 1 1 10( ) , .. .Ni i N Niy n c x c x c x c x c x????? ? ? ? ? ? ? ?? () 進一步假設系數(shù) ic 是己知常數(shù) ， ix 是 ? 位二進制補碼表示的變量 。 通常上述幾點很難同時滿足。 這種結(jié)構(gòu)也稱為抽頭延遲線結(jié)構(gòu)，或稱橫向濾波器結(jié)構(gòu)。這樣的設計簡化了模擬抗混疊濾波器的設計，提高了系統(tǒng)的穩(wěn)定性和抗干擾性能。 (3)利用硬件描述語言采用自頂向下的數(shù)字系統(tǒng)設計方法，給出有限脈沖響應 (FIR)數(shù)字濾 波器的各模塊結(jié)構(gòu)，對其進行可綜合的寄存器傳輸級描述。 現(xiàn)在 ，可編程邏輯器件在密度、性能和功耗上都有顯著的進步，為數(shù)字信號處理開創(chuàng)了新的領域，使得構(gòu)造的數(shù)字信號處理系統(tǒng)能夠保持基于軟件的解決方案的靈活性，又能夠接近 ASIC的性能。 近年來由于多媒體技術(shù)和無線通信的發(fā)展對 DSP應用的要求不斷地增長，這些應用對信號處理要求高，需要采用處理速度高的硬件來實現(xiàn) DSP，所以，隨著 CMOS工藝的線寬不斷 2 縮小，從研制高性能的 DSP專用芯片 — DSP處理器，直到近年來可以在單片上集成 DSP的應用，持續(xù)地推動了 VLSIDSP這一領域的發(fā)展。 根據(jù) 處 理 對象的不同，信號處理技術(shù)分為模擬信號處理系統(tǒng)和數(shù)字信號處理系統(tǒng)。在工程實踐中，往往要求對信號處理要有實時性和靈活性，而己有的一些軟件和硬件實現(xiàn)方式則難以同時達到這兩方面的要求。OffsetBinary Coding； LUT 目錄 畢業(yè)設計（論文）任務書 ................................................................................................. I 摘要 ................................................................................................................................. I Abstract.......